Blackfin-processorn och utv¨arderingskortet

Gr¨anssnitt mellan processorn och AD-omvandlaren

Under tiden som A/D-omvandlaren valdes unders¨oktes de olika parallella gr¨ans- snitten till processorn som omvandlaren kunde kopplas in via. Tre olika parallella gr¨anssnitt utv¨arderades: PPI1

, mappning som ett asynkront minne via EBIU2

samt inkoppling via programmable flags3

.

PPI ¨ar ett datainterface som m¨ojligg¨or bland annat inkoppling av A/D-omvand- lare till processorn. ¨Overf¨oringen sker synkront och endast via DMA-bussen. Den gemensamma PPI-klockan tas p˚a utv¨arderingskortet ut fr˚an samma 27MHz-oscill- ator som processorn klockas med och ben¨amns PPI CLK. Som maximal ¨overf¨or- ingshastighet (bitar/sekund) f¨or DMA-kanalen f¨or PPI kan PPI CLK·16 bitar

1

Parallel Peripheral Interface

2

External Bus Interface Unit

3

uppn˚as, d¨ar PPI-klockans maxfrekvens ligger p˚a halva SCLK (processorns sys- temklocka).

Den stora nackdelen med att anv¨anda PPI som gr¨anssnitt f¨or konstruktionen var att den l¨ampliga A/D-omvandlaren som valts var asynkron, vilket innebar att den h¨ar typen av gr¨anssnitt inte passade konstruktionen. F¨ordelar om en synkron A/D-omvandlare hade valts hade varit den snabba buss¨overf¨oringshastigheten och att ingen avkodningslogik kr¨avdes f¨or att processorn skulle kunna v¨alja A/D- omvandlaren.

Asynkrona minnen och andra asynkrona enheter kopplas till processorn via busskontrollenheten EBIU. Handskakningssignaler st¨alls in via olika register som konfigurerar bland annat signaltimingen. En A/D-omvandlare skulle kunna kopp- las in som ett minne inneh˚allande lika m˚anga bitar som omvandlarens uppl¨osning. Eftersom den valda A/D-omvandlaren var asynkron, med 8 bitars uppl¨osning fanns ocks˚a m¨ojligheten att mappa den mot processorns adressomr˚ade som ett asynkront minne p˚a en byte. Handskakningsprocessen skulle d˚a kunna st¨allas in i register s˚a att den sk¨ottes automatiskt vid l¨asning fr˚an aktuell adress. Praktiskt skulle varje sampel kunna inh¨amtas genom att omvandlarens resultat kontinuerligt l¨astes av. Avkodningslogik skulle beh¨ovas f¨or att omvandlaren skulle v¨aljas d˚a dess adress anropades. Det fanns dock ett problem med den h¨ar l¨osningen, vilket var timinginst¨allningarna f¨or handskakssignalerna. Dessa inst¨allningar var anpassade f¨or minnen som kommunicerade med handskakssignaler med betydligt snabbare hastighet ¨an vad A/D-omvandlaren gjorde. M¨ojligheten som fanns f¨or att fort- farande kunna anv¨anda det h¨ar gr¨anssnittet var att st¨alla ner processorns sys- temklocka s˚a att den gick l˚angsammare och d¨armed skapade en l˚angsammare kommunikation med omvandlaren. Men eftersom mjukvaran snarare skulle kom- ma kr¨ava en h¨ogre frekvens p˚a systemklockan ¨an en l¨agre f¨orkastades m¨ojligheten och gr¨ansnittet anv¨andes d¨arf¨or inte.

F¨or I/O-enheter finns m¨ojlighet f¨or koppling till processorn via 16 stycken programmable flags. Pinnarna kan konfigureras s˚a att de genererar avbrott vid f¨or¨andringar p˚a signaltillst˚and.

Gr¨anssnittet som A/D-omvandlaren skulle kopplas in till processorn via valdes slutligen till dessa allm¨anna I/O-pinnar. Genom att anv¨anda dessa kunde timingen i kontrolleras manuellt i den programmerade mjukvaran. Dessutom s˚a beh¨ovdes heller ingen avkodningslogik d˚a processorn kommunicerar med A/D-omvandlaren eftersom inga andra komponenter i konstruktionen skulle komma att anv¨anda samma I/O-pinnar. Nackdelarna med valet av gr¨anssnitt var att mjukvaran blir n˚agot mer avancerad d˚a den ¨aven m˚aste inneh˚alla manuella f¨ordr¨ojningar mellan handskakssignalerna.

Datalagring

F¨or att kunna lagra samplingsdatan skulle l¨ampliga minnen v¨aljas. Eftersom utv¨arderingskortet med DSP:n redan inneh¨oll minnen som var konfigurerade och kopplade till processorn unders¨oktes dessa ang˚aende deras l¨amplighet som la- gringsmedia f¨or applikationen. Dessutom unders¨oktes ocks˚a det interna minnet p˚a DSP-chipet. Minnena p˚a utv¨arderingskortet var ett 32MB SDRAM och tv˚a 1MB flashminnen.

Genom att sedan best¨amma den tidsperiod som under vilken sampling skulle ske med de olika samplingsfrekvenserna, s˚a kunde den storlek p˚a lagringsutrymme som kr¨avdes f¨or att lagra datan best¨ammas. Tiden som signalerna var intressanta att sampla valdes, med riktlinjer fr˚an f¨oretaget, till en sekund innan DC-signalens positiva flank och 150 millisekunder efter flanken. Anledningen till dessa tider var att hela laddnings- och programmeringsf¨orloppet med s¨akerhet skulle hamna inom tidsperioden som totalt allts˚a blev 1,15 sekunder stor. Utifr˚an de l¨agsta sam- plingsfrekvenser f¨or respektive kanaler som ber¨aknades tidigare i kapitlet, totala samplingstiden samt A/D-omvandlarens uppl¨osning (som var 8 bitar det vill s¨aga 1 byte) ber¨aknades ett minimumv¨arde p˚a minnesutrymmet som kr¨avdes.

U trymme≥(fS,HF + fS,DC + 3 · fS,Acc) · TS·1byte

U trymme≥(77kHz + 166.6Hz + 3 · 10kHz) · 1.15s · 1 ≈ 124kB (4.4) fS = Samplingsfrekvenser f¨or respektive kanal

TS = Totala samplingstiden

Ett minnesutrymme p˚a minst 124kB kr¨avdes allts˚a f¨or att lagra all samplings- data som skulle inh¨amtas. Det interna dataminnet p˚a DSP-chipet uppgick enligt datablad till 64kB och var d¨arf¨or f¨or litet. D¨aremot var b˚ade flashminnena och SDRAM:et tillr¨ackligt stora, med god marginal. SDRAM:et valdes slutligen efter- som cirkul¨ara buffrar skulle anv¨andas under en viss del av samplingsperioden. Problemet med cirkul¨ara buffrar och flashminne beskrivs i sektion 4.2.

Gr¨anssnitt f¨or utmatning av data

Processorns UART-port tillsammans med en RS-232 line driver och en DB9M- kontakt p˚a utv¨arderingskortet m¨ojligg¨or seriekommunikation mellan processorn och en PC. Eftersom gr¨anssnittet fanns f¨ardigt p˚a utv¨arderingskortet valdes det f¨or att anv¨andas till att ¨overf¨ora samplingsdatan till en PC f¨or vidare utv¨ardering. Kablaget som anv¨andes f¨or sammankopplingen av de b˚ada serieportarna var ett ”rakt” modemkablage.

Labkortet

Figur 4.2: Komponentsida av labkort

Figur 4.3: Fullst¨andigt labsystem med labkortet kopplat till utv¨arderingskortet.

Innan m¨onsterkortet kunde CAD:as beh¨ovde niv˚aerna p˚a signalerna som skulle samplas anpassas s˚a att de hamnade inom A/D-omvandlarens m¨atomr˚ade, det vill s¨aga mellan noll och tv˚a volt (vid 3,3V matning). DC-signalen kunde enligt datablad ¨over 3P-elektroniken i v¨arsta fall uppn˚a 25V och sp¨anningsdelades d¨arf¨or ner till 1,92V. HF-signalen l˚ag, enligt samma datablad och simuleringar, p˚a en

l¨agre sp¨anning ¨an tv˚a volt och kopplades d¨arf¨or till A/D-omvandlaren via en icke inverterande f¨orst¨arkarkoppling.

Gr¨anssnittet mellan labkortet och insignalerna skapades av stiftlister p˚a kortet. Stiftlisterna m¨ojliggjorde enkel inkoppling av signalerna fr˚an 3P-elektroniken och accelerometrar. P˚a grund av tidsbrist och uppgiftens utformning valdes inga acc- elerometrar f¨or labsystemet. Ist¨allet skapades m¨ojligheten att koppla in ett separat kort med accelerometrar till A/D-omvandlaren via stiftlisterna.

Ytterligare tv˚a kretsar finns konstruerade p˚a kortet. Den ena ¨ar ett l˚agpassfilter av andra ordningen som kan anv¨andas f¨or att ta bort eventuella ¨overtoner i n˚agon signal. Filtret ¨ar inte kopplat till ¨ovriga kretsar i det h¨ar skedet, men kan anv¨andas vid behov. Den andra ¨ar en urladdningskrets med en transistor. Urladdningskrets- en kommer att beh¨ovas f¨or att ladda ur en kondensator i 3P-elektroniken som uppladdad indikerar att skottet har laddats och programmerats en g˚ang, vilket normalt inte kommer att ske igen. D¨arefter skjuts skottet vanligtvis iv¨ag. Ett m¨atskott d¨aremot ska inte skjutas iv¨ag efter laddning utan ist¨allet kunna tas ut ur pj¨asen, utv¨arderas och d¨arefter laddas och programmeras igen och s˚a vidare.

Schemat ¨over kretskortet hittas i bilaga A. M¨onsterkortet tillverkades i Bofors m¨onsterkortslaboratorium och montering av komponenterna skedde ¨aven det p˚a f¨oretaget. Dessa processer beskrivs dock inte n¨armare i rapporten eftersom det inte ¨ar dessa som examensarbetet syftar till att utv¨ardera.