ev TIMING NOT TO SCALE

INPUT CHANNEL

SYNC

1.1 r

AlD-omvandlare

AlD-omvandlaren består av två kortenheter:

• Kortenhet 10 (Analog Multiplexer, A4l, som med hjälp av styrsignalerna CAA O-S från AlD-kanalens adressregister i kortenhet 7 (TSS No S) grin­

dar fram rätt insignal från 33 sensoringångar och 7 potentiometeringångar.

• Kortenhet 11 (AlD converter, A40, som analog-digitalomvandlar insigna­

len från kortenhet 10 (Analog Multiplexer) och sänder den digitala paral­

lellsignalen OADx till "Input Data Mux" i kortenhet S (TSS No 3). Forma­

tet visas på bild 37.

OAD P 9 8 7 6 5. 4 3 2 l o - OF

olutväroe LS Används ej ^OF

15 14 13 12 _{11 10 9 8}

i

⁷ 6 5 4 3 2 l O Hardware MDL 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 notation

Bild 37. Dataformat för analoga insignaler

Absolutvärdet ges i l-komplement men omvandlas til12-komplement för att kunna användas av CPU. Teckenbiten är Oför positiva och 1 för negativa insignaler. Insignaler som ligger utanför mätområdet ger absolutvärdet för mest positiva resp mest negativa signal och "overflow" biten (OF)=l. Kort­

enhet 11 (AlD converter) matar också ±S,12 V ±l % till potentiometrarna. Valet av ingång (kanal) och antal avkänningar bestäms av SCC-ordet, se avsnittet TSS operationscykel. Data för de olika kanalerna visas i tabell 17.

Tabell 17. Data för de analoga kanalerna

Decimal kanaladr

Analog

ingång Inspänning Mätområde Upp­

lösning

Noggrannhet efter omv.

t i l l 2-komplement

Beskrivning

FÖRSVARETS MATERIELVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981·09·01 Sida 73

Testkanalerna 48-55 skall ge det omvandlade digitala värdet enligt bild 38.

MOL 15 14 13 12 11 10 9 8 7 6 5 O l l l O O O O X X

I

^O

^x

⁰¹

/

^{MSB LSB}

I

Tecken OF

Bild 38. Omvandlat värde på kortenheterna 48-55 /

I

De tre minst signifikanta bitarna kan variera på grund av spänningsvaria­

tioner.

Programstyrda parallellbinära kanaler Allmänt

In/ut-enheten innehåller två dubbelriktade och två enkelriktade parallellbinä­

ra kanaler, vilka är direkt programstyrda och inte använder sig av programav­

brott. Kanalerna visas på bild 39.

TO COMPUTER UNIT

&-BIT MOL 16-31

OEVICE CODE

OP lA l , 9,10 ACK MB MR

PARALLEL I/O

"PARALLEL CH. No l", A34 "PARALLEL CH. No 2", A33

CHO CH1 eHO CH1

16 8 16 ⁸ CHO c ^)O CH1 :.­

tII c ^tII

BITS BITS BITS BITS 8 BITS ~ .... ~ o ^{16 BITS ~ tII} .... o ><z

D:I ~ D:I

>-il t"' ^~ t"'

tII ^~ >-il ^~

Z tII :z:

tIj t'II

'~________________________^~~,_________________-J

,

,

J

UNIDlRECTIONAL _CHANNELS

'"

BIDlRECTIONAL CHANNELS

Bild 39. In/utenhetens parallellbinära kanaler

De INO-instruktioner som används för dataöverföring och test visas i tabell 18. Alla instruktioner kan vara antingen långa eller korta beroende på värdet av biten L. Korta instruktioner används för överföring mellan A-registret i CPU och yttre enheter. Långa instruktioner används vid överföring mellan kärnminne och yttre enhet. Med bit C väljs kanal Oeller 1.

Tabell 18. [NO-instruktioner vid dataöverföring och test

INSTR

Bit Designations 23 24 25 26 27 28

SOFTWARE BIT DESIGNAT lON HARDWARE BIT DESIGNATlON

BIDIRECTIONAL CHO

o

31

UNIDlRECTIONAL OUT CHl DATA 8 BITS

UNIDlRECTIONAL IN CHl DATA 8 BITS

ALL OTHERS DATA 16 BITS

Bild 40. Lagring av data i minnet och A -registret

Beskrivning

FÖRSVARETS MATERIELVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981-09-01 Sida 75

Enkelriktade kanaler

Dubbelriktade kanaler

De enkelriktade kanalerna används huvudsakligen för utsändning och avkän­

ning av olika kontrolIsignaler_

• Med instruktionerna 1 och 2 i tabell 18 avkänns databussen för inkomman­

de kanaler. Datat lagras i A-registret eller minnet.

• Med instruktionerna 3 och 4 i tabell 18 uppdateras utbufferten i utgående kanal med data från A-registret eller minnet. Detta data sänds kontinuer­

ligt ut på den utgående databussen tills kanalen tar,emot en ny INO­

instruktion.

De dubbelriktade kanalerna används för utbyte av data med yttre enheter_

De fyra minst signifikanta bitarna i "Device code" i INO-instruktionen (=MPC 0-3) anger adressen till den yttre enheten. Adressen anges även om data skall sändas eller tas emot. Tidsdiagrammen på bild 41 visar hur överfö­

ringen sker.

• För inkommande data används instruktion 5 och 6 i tabell 18.

• För utgående data används instruktion 7 och 8 i tabell 18.

OUTPUT FROM COMPUTER

1. 25 llS

>

':-25

r-

^2.511S us

r-STROBE (SYNC) ¹⁾

DATA ^I)

I ^I \ ,­

ADDRESS ^l)

I \ ,

INPUT TO COMPUTER

>

STROBE (SYNC) ^{I )}

t=

I

3.5us

1 _\ ^{' :-5}

^llS

_I r

DATA 2)

I \ I

ADDRESS ^I)

I

f-+-­

^3.2511S ~

\ I

IOU SAMPLE ^{3 )}

n

I )SÄTTS FR.lN CDI07 2)SÄTT S FRÅN YTTRE ENHETER 3 )DATA (;A l NOAS IN I BUFFERTREG,

Bild 41, Dubbelriktade parallellbinära kanaler, tidsdiagram

Beskrivning

FÖRSVARETS MATERIELVERK Dator 107 /PM

Huvudavdelningen för flygmateriel 1981-09-01 Sida 77

Testmöjligheter

Klockavbrottssignaler

Programvaran kan testa logik och drivkretsar för de parallella kanalerna i följande ordning:

1. CPU exekverar instruktion 9 (tabell 18), vilket sätter de parallella kanaler­

na i "BITE-mode" och inhiberar synkpulser.

2. CPU exekverar instruktion 7 eller 8 och sätter ut data (men ej synk) på en av de dubbelriktade kanalerna.

3. CPU exekverar instruktion 5 eller 6 och tar emot datat (men sänder ej ut synk) på samma kanal, varefter utsänt och mottaget data jämförs.

4. CPU exekverar instruktion 1 eller 2, vilket i "BlTE-mode" skall ge 1 från alla mottagnings kretsar för berörd enkelriktad kanal.

5. CPU exekverar instruktion 10, vilket förbereder för test av de enkelriktade ut kanalernas buffertregister.

6. CPU exekverar instruktion 3 eller 4 och laddar buffertregistret för berörd enkelriktad kanal. Därmed sänds datat också ut till yttre enheter.

7. CPU exekverar instruktion 1 eller 2 och läser innehållet i buffertregistret, varefter utsänt och mottaget data kan jämföras.

8. CPU exekverar instruktion 11, vilket återför de parallella kanalerna till normal mode.

Tre typer av klockavbrottssignaler, enligt bild 42, och två typer av testsignaler enligt bild 43, sänds ut kontinuerligt, när 4 MHz oscillatorn börjat fungera efter krafttilIslag.

• S21 - fyra parallella (S21O, S211, S212, S213)

• S3 - två parallella (S30, S31)

• SO - tre parallella (SOO, SOl, S02)

- - - - - - - -

--

--

---- ----

--

- - -

^{- -}

-. , -. - - - 2 0-. 800! 0-.004

S21

r-

^{8 X FRED OF 521,}

ms - - - + - 4

2.6000i 0. 0005 ms

S3

16X FREQ OF S3, 0 .16250t 000003 ms

so

Bild 42. KLockavbrottssignaLer

4/l3MHz (= 308kHz), 3.25fJs, &O·'.dutYCYCI~--j

r

-TFl

4/l4MHz( 28&kHz), 3.50jJS, 50·,.duty cycle ~

TF,.

TFl~

~---

,­

BiLd 43. Testfrekvens

Beskrivning

FORSVARETS MATERiElVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981-09-01 Sida 79

Minnesladdningskanaler

Kanal 25

Kanal 23

Från t ex teletestbil (TIB) är det möjligt att över seriekanal25 och ett antal styrsignaler ladda eller läsa data i kärnminnet. Överföringen styrs av hårdva­

ran och följande styrsignaler mellan datorn och TIB (över anslutningsdon 111):

• AGEN (AGE Enable), villkor för att in/ut-enheten skall ta emot RES.

• RES (Remote Entry Signal) stannar datorn och sätter signalen DMIR=O till MPA vilket möjliggör minnesanrop, se avsnittet Minnesprioritetsanaly­

sator. RES är också ett villkor för att STI 1 och 3 skall kunna upphäva minnesskyddet.

• CACK (Computer Acknowledge), en 10 JLS lång positiv puls från datorn till yttre enhet, som visar att CPU tagit emot RES, stannat och nu väntar i

"LoadNerify Mode".

• LN (Load/Verify) , 1 anger skrivning (Load Mode) och O anger läsning (Verify Mode). LN skall behålla sitt värde tills skriv/läsoperationen är klar.

• DADD (Data/Address), O anger att en 16 bitars startadress skall skickas till in/ut-enheten. Adressen, skiftad vänster ett steg, pekar på det första halv­

ord som skallläsas/skrivas. Detta är alltid den övre halvan av ett helord.

Startadressen ökas med ett efter varje läsning/skrivning. 1 anger att data skall överföras.

• SEW (Start Each Word), en 10 JLS lång positiv puls från AGE till datorn, som initierar överföringen av adress eller data enligt vad som bestämts av LN och DADD. In/ut-enheten svarar med 16 synkputser på in eller utka­

nal 25 och överför ett halvord för varje SEW.

• STI 1,3 (Memory Write Enable), möjliggör skrivning i minnesskyddade områden då datorn stannat i "LoadNerify Mode". De områden som berörs visas i avsnittet Minnesenhet.

• BP1X (Memory Power Fait 1), fel på någon av de spänningar (± 5 Voch

± 15 V) som övervakas av "Memory Protect".

Kanal 23 kan användas för laddning av kärnminnet från ett externt massmin­

ne. Laddning med kanal 23 styrs av CPU med ett program som startas efter krafttilIslag om signalerna AGEN, RES och STI 1 från den yttre enheten är sanna. Dessa signaler upphäver minnets skrivskydd. Kanal 23 är reserv i fpl JA37.

Anslutning till yttre system

För mottagning av signaler från yttre system används Fairchild 9615 eller motsvarande. Som drivkrets för signaler till yttre system används Fairchiid , 9614 eller motsvarande. För de dubbelriktade paral1ellbinära kanalerna an­

vänds dock National Semiconductor DM7832 som drivkrets.

9615 och 9614 visas i detalj på bild 44. Principbilder för driv- och mottagnings­

kretsar för serie- och parallella kanaler visas i bilderna 45-47.

-9615 - - - -

^{I 2 14 PULL-UP}

1,15 DATA, NEG

4,12 3,13

RESP. STROBE

TIME

CONT.

r­

9614 _...,..._PULL-UP

DATA, POS

">--...;.-­

5 l

6 O

7 9 ² 14 DATA, NEG

~-+--"'--<-=~

1,15 PULL-UP lL _________

.J

Bild 44. Mottagare 9615 och drivkrets 9614

Beskrivning

FORSVARETS MATERIELVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981-09-01 Sida 81

DATA SYNCY 5 6 10 7,9

NEG 2,14

NEG 5 11 ~

1,15 DATA Cl 6 10 9615

pas POS 7 9

a) Serie ut, data och synk b) Serie in, data

+5

2 14 5,11 NEG

6 10 9614 pas

7 9

l 15

el Serie in, synk d) Kontrollsignaler för "LoadjVerify"

pas Rl= 3.92 ks\'

5 11 Cl= 3300 pF

CACK 6 10 9614

NEG C2= 10000 pF 7 9

e) Kontrollsignaler för "Loadj Verify", CACK

Bild 45. Drivkrets och mottagningskretsar för seriekanaler

+5 Rl

5 11 >~~~~~~~ POS NEG 5 11 ~

1,15 DATA

DATA 6 10 9614 _NEG 6,10 9615

7,9

PO~ ~

l ^{7 9}

3,13

Rl Rl=3 .92k n

STROBE Cl=3300pF

'-­

a) Datasändning b) Datarnottagning

Bild 46. Driv-och mottagningskretsar för enkelriktade parallellbinära kanaler.

DM7832

'---'.A...-..._ -....

,

r

ENABLE l 4

ENABLE 2 2,15

PB POS PB NEG UTDATA

INDATA

3,13

STROBE a) Data

4 12 3 13 POS AD R, S YN C 5 , 11 ~~_...:::..JL.=...~""";:'-=

6,10 9614 ENABLE 7 9 NEG

b) Adress och synk

Bild 47. Driv-och mottagningskretsar för dubbelriktade parallellbinära kanaler

Beskrivning

FÖRSVARETS MATERIELVERK Dator 107 /PM

Huvudavdelningen för flygmateriel 1981-09-01 Sida 83

KRAFTENHET

Datorn matas med 3-fasspänning 200/115 V, 400 Hz (6-kopplat) till anslut­

ningsdonet 215 på datorns bakre gavel. Kraftbehovet är ungefär 585 W eller 688 VA. 3-fasspänningen filtreras i två filter FL 1 och FL 2 och matas därefter till kraftenheten över anslutningsdonet 114, se bild 48.

JI4

-Bild 48. Strömförsörjning, filter

Spänningen omvandlas i en 6 Y-transformator (kort A26) till minst 28V (typiskt värde ca 35 V) , se bild 49. Växelspänningen likriktas (kort A28) till minst +28 V (typiskt värde +36 V). Från likriktaren går också kontrollsigna­

ler till centralenheten, se bild 50. Den likriktade råspänningen omvandlas i pulslängdsmodulerade DClDC-omvandlare (kort A14, A15, A27 och A30) till stabiliserade likspänningar. På bild 51 visas fördelningen av likspänning­

arna.

AC/DC-omvandlaren och samtliga DCIDC-omvvandlare tål att utgångarna är obelastade.

AClDC-omvandlaren och samtliga DClDC-omvandlare tål kortslutning av utgångarna.

115V 400­

400_ XFMR

)-Y,u

Underspänning

Övertemperatur

ro MODULE

I

^{4 MHZ}

I - - - - L - - - : - - - _ _ OSCILLATOR

· 1 AND CP

I

1

MEMORY MODULE ro MODULE

I

MEMORY MODULE AC/DC

CARD

ro

I

CP AND MEM

A28 MODULES

AND AGE MODULE

l

I

MEMORY

I

MEMORY

PROTECT

I

MODULE

I

ro AND POWER SUPPLY CP AND MEM

SECTrON

^.1.

SECTrON

­

Bild 49. Kraftmatning, blockschema

Om utspänningen från AC/DC-omvandlaren (A28) blir lägre än 27 V sätts PSI =0. Om matningsspänningen till DC/DC-omvandlare A27 blir lägre än 15,9±0,4 V sätts TOFF =0 till alla DC/DC- omvandlare, varvid de stabilise­

rade likspänningarna går ner till O. TOFF sätts till 1 igen, när inspänningen når upp tiIl20±0,6 V.

Två temperaturgivare av bimetall, placerade i AC/DC-omvandlaren (A28), slår ifrån matningen av +28 V vid övertemperatur (89-98°C). Kontrollsigna­

lerna PSI och PINH påverkas som vid bortfall av matningsspänningen. Dess­

utom sätts PSBl =0. Om matningsspänningen är inom toleransgränserna när temperaturen åter sjunker slås spänningen åter till och kontrollsignaler sätts som vid ett vanligt spänningstilIslag. Termokretsarna har en hysteres på 15±3°C.

Beskrivning

FÖRSVARETS MATERIELVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981-09-01 Sida 85

Kontrollsignaler (matningsspänning)

~D~/dA.-A21

€'10 2, '7~~

'J 1 :2L;

Se bild 50

• Fault warning (PSI)

Om matningsspännignen sjunker så mycket att någon av utspänningarna blir för låg, dvs utspänningen från AClDC-omvandlaren understiger 27 V, sätts PSI =0 minst 150 JLs innan någon spänning når sin undre gräns_ PSI går till BITE-kretsar i in/ut-enheten vilka genererar INT 15 (programbrott 15). PSI = 1 då spänningen åter stigit till 28,5 V.

• Normal Turn-On (NTO)

Om kraften varit frånslagen i mer än 35 sekunder sätts vid tillslag NTO=1 innan +5 V-spänningen till CPU nått +3,5 V. Har kraftavbrottet varat mindre än 16 s skall NTO vara O. För tider mellan 16 och 35 s blir NTO obestämd. NTO initierar "Memory Prime" , MP.

• Internai On/Off controi

Sätts till OFF när PSI = O. Om matningsspänningen är låg mindre än 50 ms ska "Internai ON/OFF control" vara kvar i OFF-läge minst 42 ms och max 50ms.

• Turn-Off (PINH)

Minst 150 JLS efter PSI =0 sätts PINH =0. Under dessa 150 JLS lagrar CP.U undan viktiga data. Vid omslag till PSI=1 dröjer det max 260 JLS innan PINH = 1.

• Övertemperatur (PSB 1)

Vid övertemperatur sätts PSBl =0 till BITE-kretsar i inlutenheten.

INPUT HAS BEEN

~OFF LESS THA N 50 MS

0:-- ^{I LJUlj I I I}

COMMAND AND INPUT

I

^I

I

^I

POWER ON

I . I

e:, +5V LOGIC AND - - - - I

f\ I I ' r JJ

~ MCMOO'Y OUTPUTS

II \. I \

^I

v. O F F ' " "

~ I

I I l! ^{, I I I}

~ ~: (I)

---=--i

^{I I I}

^{I I}

; . . . 1-­

;::E

~. ^;::E

^... (O)-~--tJ

^{O N - - -}

l K---+~ ^I I :___ ^{H t}

i - - + - ­¹

J ^I

<::l

g. ~~~:;'~L::F , ^{i I i I: I' I ,}

<::l ~

;::E

(I)~;;-l ^{- l - I" !}

^I

^{I I i! l !}

~ ....

1.:;­ ( 0 ) - - - -

i ~ > ~~ - ^{I I}

^{I '}

'I

^{I I}

~.

;::E

... J ~~NMS [~ ^! 1! ~~ ~~ ~: ^!

^{L '}

^{! i}

~ ~

( I ) - - : j

1- -

^I

I

^I

'::t> _~o

;::E (O)

-~I~~RI lJ IWL ___ qll ^{-L i r--­}

~ , I

~~260

^{JJS MAX}

-HI .i1~260

^{JJS MAX}

...

_{~260 JJS 150 JJS 30 MS MAX 150 JJS ~30 MS MAX}

~ MAX MIN MIN

§'

_~ I 30 MS MAX . I I ^MAX r - - - 1

I ^I

~ COK ^PSIONf

I ^{rOMSEC~ I ,}

l

I MAX

^~

^{I j;} ,MAX . ^ti

INPUT HAS .180 MSEC ---INDICATED INPUT HAS .1⁸⁰ MSEC

BEEN OFF MORE DI SCRETE IN - .BEEN OFF LESS

THAN 35 SECONOS DETERMINATE THAN 16 SECONOS

DUE TO LOSS OF POWER

Il>

(Xl al

< _CD -.. ~ :::I

~.

~: ~

6:

t:ö

PINH /RECTIFIER

RT ~ .. ~I-- i l . . . , TMG&INT CARD PAR 2 CARD

Beskrivning

FÖRSVARETS MATERIELVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981-09-01

SKC 2000 INSTIWCTION LIST

OP-CODE LENGTH MNEMONIC OPERATION DESCRIITION OPERATION SUMMARY

00000 000 I. . .. .. S EMI Enable Memory Interrupts SRI41s Set To I 00000 0010 . . . S DPI Disabir Program I n terrupts SRIS Is Set To O 00000 001 \. ... S DMI Disable Memory Interrupts SRI4 Is Set To O 00000 0100 . ... . . S EPI Enabir Program Interrupts SRISls Set To I

00000 0101. . .. .. S HLT Hajt Halts [f Test Signal Is Prrsrnt 00000 01 la.. .... S SET Set Selected Program Flags Sets Indica ted Flags To 1 00000 011 I . ... .. S RST Reset Selected Program Flags Resets Indicated Flags To O 00000 1000... . . . S CFX Convert Floating To Fixed Fix (AB )

00000 IDOl . . . . .. S CXF Convert Fixed To Floating Float (AB) 00000 1010. . .. . . S EAB Exchange A and B (A)-- B, (8)--A 00000 101 I. ^{o • • • •} S SHM Set Halfword Mode SRS Bit Set To I 00000 1100 . . . .. S RHM Reset Halfword Mode SRS Bit Reset To O

00000 11010 ... . S LXA Load Index Register From A (A)-XR (18 Low Order Bits)

00000 1110.... " S NOP No Operation No Operation

00001 O...00 ... . S SLLD Shift A, B Left Logically Shift By EA 00001 O...01 . . .. S SLCD Shift A, B Left Circularly Shift By EA 00001 O . .. 10 . ... S SLL Shift A Left Logically Shift By EA 00001 O... 11 .. . . S SRLD Shift A, B Right Logically Shift By EA 00001 I . ..00 .. .. S SRAD Shift A, B Right Algebraically Shift By EA 00001 l. · .01 .. . . S SRCD Shift A, B Right Circularly Shift By EA 00001 l. · .10 .. .. S SRA Shift A Right Algebraically Shift By EA 00001 1. .. 11 S SRC Shift A Right Cireularly Shift By EA 00010 O.. . .. . . S,L LDA Load A Register (EA)--A 00011 O. .. .. . . . S,L STX Store Index Register (XRj--EA

00100 .. . .. . .. .0 S,L ICN Test XR and Skip 011 Not Equal Skip if (XR) *-(EA) 00100 I. . . ... 1 L ICL Test XR and Skip On Less Than Skip if (XR) < (EA) 00101 O.. . . . . . . . S MFM Move Block From Fast to Main

00101 l. · . . . . . . . S MMF Move Block From Main to Fast

00110 · . . . . . . . S,L LAE Load A With EA EA-A 00111 .. . .. ^, . S,L STA Store A Register (A)-EA

Abbreviations: ( ) Contrnts of CARRY Carry Stat ilS Bit

A A Registrr MR Intrrrupt Mask Rcgistrr

B B Register SR Status Register

EA Effectlve Address I'C Program Countt"r XR The I ndt"x Register designatt"d Goes Into

as the target of thl" instruction t:. Floating Point

Bilaga 1 blad 1 (2)

I nstruktionsl ista för Dator 107/PM

OP-CODE LENGTH MNEMONIC OPERATION DESCRIPTION OPERATION SUMMA RY

Beskrivning

FÖRSVARETS MATERIELVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981-09-01

A

AGE Envelope Signal, ABG BUffered Acknowledge

110 Acknowledge

Aerospace Ground Equipment

=

Automatisk testut­

rustning AGE Enable

Upper Limit of Watchdog Timer Anpassningsenhet robot

Anpassningsenhet motor Anpassningsenhet undre Anpassningsenhet robot Apparat 73

Automatic Test Equipment Master Memory, Upper 2,6 ms Clock = S3 20.8 ms Clock

=

S21 Bite Mode in PCW BI-Directional

Built-iQ-Test-Equipment = Intern övervakningskrets för BITE-signaler

Buffered Memory Data Kines (i-15-28)

Bite Memory. Memory does not respond with IPR or DP

Bite-Power (Memory) Bite Power Memory Bite Power Fail (Memory)

Bite Power Fail Memory Externai Signal Bite Test Bite on Bite

Bite Test Alarm to CCU

Bilaga 2 blad 1 (8) Förkortningar

CAAO-S

Serial Analog Channel Address Bits

Computer acknowledge one 10 mS positive going pul­

se issued to age indicating that the CP has received a valid read signal and is now stopped and waiting in the LoadNerify Mode.

Computer Controi Unit DMA Request for Instruction Instruction Read On MDL

Operation Decode > Operand Address Compute Wait for Data Availab1e

Update Program Counter Execute Last Clock

Halt or Wait Access to Memory

Clock Data Line MDL Enable from Core Clock (Watchdog Timer) Fail Alarm, to CCU lump Controi (lump Conditions Met)

Computer OK = Datorn felfri Central Processor

Clock Pulse

Central Processor Unit = Centralenhet Channel Reset X Controller

Channel Reset Y Controller Clear/Write

Clear/Write Enable

Clear Write Lower Half Word Clear Write MOD

=

MOD l Data Available in CPU Datal Address

Beskrivning

FORSVARETS MATERIELVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981-09-01

DMA

Direct Memory Access

Direct Memory Interrupt Request Enable Data Present

Display Test AGE Stops CPU in CC9 Data Write Master

Data Write Slave Data Write

Externai Interrupts End Of Transmission AGE Start Controi

Execute all Zeroes (Illegal Instruction) Execute all Ones (Illegal Instruction) Hag Field of lump-on-Hag Instructions Filter

Format OK Group Identity

Half Word Mode Designator Bit of Long Instructions Half Word Mode

Indirect Address Designator Bit Indirect Addressing Fail

Indirect Address Fail Buffered lAO Buffer

Instruction Register Upper = Instruktionsregister IBO Buffer

Instruction Register Lower Bits O thru 15 = Instruk­

tionsregister Integrated Circuit

Interrupt End-of-Channel

End of Channel Interrupt, A/D Controller End of Channel Interrupt, Input Controller End of Channel Interrupt, X Controller

Bilaga 2 blad 3 (8) Förkortningar

110

InternaI Measurement Equipment Interrupt Mask Register

Its my turn, AGE Signal to simulate memory (IMI­

TATE)

Input/Output Instruction Programavbrott 0-15

Memory Initiate from CPU = CY2 Initiate Pulse Console

Memory Initiate Pulse Return to MP A Initialize = Initieringssignal

Initialize, CCU

Acknowledge in INO Instructions

Long/Short Designation Bit of Instructions Luftdata

Line Replaceable Unit Least Significant Bit

Logikenhet varningspresentation LoadNerify

Immediate Operand Designator Bit of Instruction Memory Address Lines Zero thru Sixteen = 17 bitars minnesadressbuss

Memory Address Register

Memory Data Bus Busy - Generated by MPA and IS Signal in Bus

Memory Busy - Generated by memory and used only internaI to memory

Memory Busy

Master Clock Fail Alarm Master Clock Pulse Module Decode Enable

Bilaga 2 blad 4 (8) Förkortningar

Beskrivning

FÖRSVARETS MATERIELVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981-09-01

MDB

Slave Memory Decode

Memory Data Lines Zero thru Thirty-one = 32 bitars dubbelriktad databuss

CPU Address Lines Zero thru Sixteen Clear Write = 1

Memory Mode Bus One thru Five = 5 bitars styrsig­

nalmod

Memory Mode Bus One thru Five, CCU VO Read Restore Mode

IO/DMA instruction = IIO DMA Half Word Operand

DMA Upper Word Operand = 1, Lower = O Memory Priori ty Analyser = Minnesprioritetsanaly­

sator

Memory Processor Code Zero thru Five = 6 bitars styrsignal datakod

Memory Processor Code Zero thru Five, CCU Memory Prime

Memory Request by CPU

=

MinnesanropssignaJ CPU

DMA Request Lines One thru Fifteen (other than Central Processor) = Minnesanropssignal1-15 (an­

nan än CPU)

Memory Direct Access Request Number 7 (TSS) Memory Release

Memory Release (Tester) Mod Select

Most Significant Bit

Memory Bus Internai to CPU Zero thru Thirty-One Base Address Field of short and long Instructions re­

spectively

Number of shifts on Shift Instructions. Number of blocks in Block Transfer Instructions.

Negative

Bilaga 2 blad 5 (8) Förkortningar

NU

Operand Address Register Overflow

Operand

Over Temperature Memory Over Temperature Override Over Temperature Sensing Over Temperature Sense 1

Direction Designator Bit for Relative lumps Positive

Pause in SCC Word

Program Counter = Programräknare Parit y Check

PCO Buffer

Program Controi Word Power Fail Detect Program Interrupt

Power Supply Shut Down, Power Inhibit Protected Memory Addressed

Programmable Read Only Memory = Omprogram­

merbart läsminne

Power Supply Bite 1, Thermal Switch Power Supply Inhibit, Power Failing Radar

Pulse Width Modulator ReadIRestore

Read/Write

Random Access Memory Remote Entry Sense, Negative

Bilaga 2 blad 6 (8) Förkortningar

--Beskrivning

FORSVARETS MATERIELVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981-09-01

RHF

Remote Halt, CCU

Reset Halfword Mode Instruction Release Memory, Issued by MP A Reset Memory Output Register Read Only Memory

Temperature Sensing Radar Panel

Registreringsbandspelare Read Write Memory

Designator for Storage of Return Address (lump to SWB Routing Instruction

System Alarms 1-4

=

System alarmsignal 1-4 Styrautomat

Status Register Bit Field of lump on Status Bit In­

struction

Serial Channel Command Word Start Each Word

Serial Identity Fail Singer Kearfott Division

Adder Bits Zero thru Thirty-Two Special Signals (0.1625 ms)

Second Program Controi Word (An Error) Serial Par\ty Fail

Systemtablå

Status Register = Statusregister

Release Protected Memory for Writing Signals One thru Three

Status Register Bits Zero thru Fifteen = Statusbit 0­

15

Serial Validity (FOK) Fail

Switch Inputs AGE Zero thru Seven

Display SC Sign for Floating Point Addition

Bilaga 2 blad 7 (8) Förkortningar

S30-S3l

Special Signals (2.6 mS)

Time Out for 10 Acknowledge

Transmission Check Error (Seriai Channels) Test Frequencies Zero thru Three

Test Frequency (308 kHz) Test Frequency (286 kHz)

Taktiskt instrumentiandningssystem Time Out, User Fail, No MR Pulse

Time Scheduled System = Tiddelningssystem Time Out Alarm, Watchdog Timer

Stänger av DC/DC-omvandlingen vid för låg inspän­

ning

Voltage Fail Alarm to CCU Växel

Index Registers Zero thru Fifteen = Indexregister 0­

15

Index Register Field of Instruction (First leve!) Index Register Field of Instruction (Second leve l) Yttre minne

Bilaga 2 blad 8 (8) Förkortningar

Beskrivning

FÖRSVARETS MATERIELVERK Dator 107!PM

Huvudavdelningen för flygmateriel 1981·09·01

Registreringsnummer Titel

ÖVRIGT

FFV-U 4330/79-PM9 SKD Y240A200M0201 SKD Y240A201M0301 SKD Y240A200M202 Datasaab 8402198-110 JA37-PD-0.2.8-1

JA37-PD-0.0.0-2

UTVECKLINGSHJÄLPPROGRAM JA37-PD-16.2.8-1

JA37-PD-16.1.8-1 JA37-PD-16.2.2-2 JA37-PD-16.8.2-1

Dator 107. Assemblersystem på SEL32 Principles of operation. SKC-2000 Computer FOCAP SKC-2000 Assembler Language reference manual

SKC 2000 CCU Users manual CCU Users manual

Handhavande vid inläsning av datorprogram i dator 107/PM

Förteckning över programdokumentation.

HM hålremsmonitorprogrammet. Progr moder och remsformat

SM skrivmaskinmonitorprogrammet, beskrivning och handhavande.

BL Baseline loader. Description and flowchart DB Debug Functional program description.

Bilaga 3 blad 1 (1)

Hänvisningar till programvara

Beskrivning

FÖRSVARETS MATERIELVERK Dator 107/PM

Huvudavdelningen för flygmateriel 1981-09-01

Symbol

l)=

^{CK 5 R RQ o}

Funktion invertering invertering AND-grind

N AND-grind med 4 ingångar NAND-grind med "pull-up"

OR-grind

NOR-grind med 4 ingångar

D-vippa

D-vippa

In document Ur vårt Digitala Arkiv (Page 72-103)