Lågoffsetkomparator

Full text

(1)Lågoffsetkomparator Daniel Fransson LiTH-ISY-EX-3167-2002 Februari 13, 2002.

(2) Datum Date. Avdelning, Institution Division, Department. 2002-02-13. Institutionen för Systemteknik 581 83 LINKÖPING Språk Language X Svenska/Swedish Engelska/English. Rapporttyp Report category Licentiatavhandling X Examensarbete C-uppsats D-uppsats. ISBN ISRN LITH-ISY-EX-3167-2002 Serietitel och serienummer Title of series, numbering. ISSN. Övrig rapport ____. URL för elektronisk version http://www.ep.liu.se/exjobb/isy/2002/3167/ Titel Title. Lågoffsetkomparator Lowoffsetcomparator. Författare Author. Daniel Fransson. Sammanfattning Abstract För att kunna detektera små signalnivåer med en komparator krävs att den har en lägre total spänningsoffset än den signalnivå den skall detektera. I den totala offseten ingår dels den rena spänningsoffseten i komparatorn och dels den spänningsoffset som kommer att skapas när offsetströmmar på komparatorns ingångar går igenom den last som finns på ingången. Målet med den komparator som utvecklats har varit att den skall ha en total spänningsoffset på maximalt 500 uV. Inga direkta krav såsom att den skall vara snabb och att den skall kunna arbeta inom ett stort frekvensområde finns. För att få den flexibilitet som behövs är komparatorn konstruerad i en så kallad full custom teknik. När missanpassningen är som mest ogynnsam hamnar den totala spänningsoffseten på 209.24 uV vilket ligger inom målet med god marginal. Detecting small signals with a comparator demands that the total voltage offset is lower than the actual signal. The total offset includes the voltage offset in the comparator and the voltage offset that is created by the offset currents that flows thru the load at the comparators input. The goal with this comparator that has been developed has been that it will have a total voltage offset at maximum 500 uV. The comparator does not need to be extremely fast or does not need to operate in a big frequency area. To have all the flexibility that is needed a full custom technique is used. When the mismatch is most unfavourable the total offset is 209.24 uV which is within the goal. Nyckelord Keyword ASIC, BICMOS, FULL CUSTOM, COMPARATOR.

(3) Lågoffsetkomparator Examensarbete utfört i Elektroniksystem vid Linköpings universitet av. Daniel Fransson LiTH-ISY-EX-3167-2002. Handledare: Mikael Montelius, Svenska Grindmatriser AB Examinator: Lars Wanhammar, Linköpings universitet Linköping den 13 februari 2002.

(4) ii.

(5) Sammanfattning För att kunna detektera små signalnivåer med en komparator krävs att den har en lägre total spänningsoffset än den signalnivå den skall detektera. I den totala offseten ingår dels den rena spänningsoffseten i komparatorn och dels den spänningsoffset som kommer att skapas när offsetströmmar på komparatorns ingångar går igenom den last som finns på ingången. Är lasten stor så krävs det att offsetströmmarna på ingångarna är under god kontroll. Målet med den komparator som utvecklats har varit att den sk all ha en total spänningsoffset på maximalt 500

(6)

(7) år faktorer härrörande från den tillverkningsprocess som används. Inga direkta krav såsom att den skall vara snabb och att den skall kunna arbeta inom ett stort frekvensområde finns. För att få den flexibilitet som behövs är komparatorn konstruerad i en så kallad full custom teknik. Detta för att fullt ut kunna matcha de i komparatorn ingående komponenterna så bra det bara går. I en full custom krets har man också i princip full frihet att specificera komponenterna på det sätt som mest gynnar den aktuella konstruktionen. Komparatorn är i mångt och mycket baserad på en industristandard OP07 med en mängd modifikationer som skall ge ökad prestanda. När missanpassningen är som mest ogynnsam hamnar den totala spänningsoffseten på 209.24

(8)

(9)

(10)

(11) ålet med god marginal.. iii.

(12) iv.

(13) Innehåll Sammanfattning.......................................................................................... iii Innehåll.......................................................................................................... v Figurförteckning.......................................................................................... ix 1. Inledning .................................................................................... 1. 1.1. Introduktion.......................................................................... 1. 1.2. Syfte.................................................................................... 2. 1.3. Metod .................................................................................. 2. 1.3.1. Konstruktion och simulering. ................................................ 2. 1.3.2. Layout av konstruktionen. .................................................... 2. 1.3.3. Dokumentering och sammanställning av resultat. ................. 2. 2. Rapport....................................................................................... 3. 2.1. Struktur................................................................................ 3. 2.2. Beteckningar........................................................................ 3. 2.3. Komponenterna ................................................................... 4. 2.3.1. HNH1A ................................................................................ 4. 2.3.2. NSC..................................................................................... 5. 2.3.3. NLC ..................................................................................... 5. 2.3.4. HPH1A ................................................................................ 5. 2.3.5. PL........................................................................................ 5. 2.3.6. CPLUG4 .............................................................................. 6. 2.3.7. RBBP4CC ........................................................................... 6. 3. ASIC............................................................................................ 7. 3.1. Bakgrund ............................................................................. 7. v.

(14) 3.2. Matris .................................................................................. 7. 3.3. Full Custom ......................................................................... 8. 4. Teori.......................................................................................... 11. 4.1. Offsetspänning....................................................................11. 4.2. Förströmmar .......................................................................11. 4.3. Offsetström .........................................................................12. 4.4. Missanpassning ..................................................................13. 4.5. Ingångssteg ........................................................................15. 4.6. Val av transistortyp i ingångssteget .....................................17. 4.7. Bias-strömsreducering ........................................................17. 5. Lågoffsetkomparator .............................................................. 19. 5.1. Ingångsteget .......................................................................20. 5.2. Kompensering av biasströmsreduceringen..........................21. 5.3. Utgångssteget ....................................................................23. 6. Känslighetsanalys................................................................... 25. 7. Data........................................................................................... 27. 7.1. Offset..................................................................................27. 7.2. Råförstärkning ....................................................................27. 7.3. Förstärkning ingångssteg ....................................................28. 7.4. Beta....................................................................................29. 7.4.1. NPN....................................................................................29. 7.4.2. PNP....................................................................................30. 7.5. Slewrate .............................................................................30. 7.5.1. Positiv flank ........................................................................30. vi.

(15) 7.5.2. Negativ flank.......................................................................31. 7.6. Common mode-spänningar.................................................32. 7.6.1. Max ....................................................................................32. 7.6.2. Min .....................................................................................33. 7.6.3. Helt Svep............................................................................33. 7.7. Temperaturstabilitet ............................................................34. 8. Layout....................................................................................... 35. 8.1. NPN-transistorerna .............................................................35. 8.1.1. HNH1A ...............................................................................35. 8.1.2. NSC....................................................................................36. 8.1.3. NLC ....................................................................................37. 8.2. PNP-transistorerna .............................................................37. 8.2.1. HPH1A ...............................................................................38. 8.2.2. PL.......................................................................................38. 8.2.3. PL2.....................................................................................39. 8.2.4. PL4.....................................................................................39. 8.3. Kondensatorer ....................................................................40. 8.3.1. CPLUG5 .............................................................................40. 8.4. Resistanser.........................................................................41. 8.4.1. RBBP4CC ..........................................................................41. 8.5. Layout av komparator .........................................................43. 9. Källförteckning ........................................................................ 45. 10. Appendix A .............................................................................. 47. vii.

(16) viii.

(17) Figurförteckning Figur 1,. Schema med komponentförslag.......................... 4. Figur 2,. Symbol för HNH1A-transistor.............................. 4. Figur 3,. Symbol för NSC-transistor .................................. 5. Figur 4,. Symbol för NLC-transistor................................... 5. Figur 5,. Symbol för HPH1A-transistor .............................. 5. Figur 6,. Symbol för PL-transistor ..................................... 6. Figur 7,. CPLUG4-kondensator ........................................ 6. Figur 8,. RBBP4CC-resistorblock...................................... 6. Figur 9,. SGA:s SLA matris.............................................. 8. Figur 10,. Förströmmar....................................................12. Figur 11,. ”Common centroid”- koppling ...........................13. Figur 12,. Termisk gradient..............................................14. Figur 13,. Korskopplade resistorer ...................................15. Figur 14,. Ingångssteg.....................................................16. Figur 15,. Bias-strömsreducering.....................................18. Figur 16,. Kretsschema över lågoffsetkomparatorn ..........19. Figur 17,. Ingångssteget ..................................................20. Figur 18,. Kompensering av bias-strömsreduceringen .....22. Figur 19,. Utgångssteget .................................................23. Figur 20,. Råförstärkningen .............................................28. Figur 21,. Förstärkning i ingångsteget..............................29. Figur 22,. Beta för NPN-transistorerna.............................29. Figur 23,. Beta för PNP-transistorerna .............................30. ix.

(18) Figur 24,. Slewrate positiv flank .......................................31. Figur 25,. Slewrate negativ flank......................................31. Figur 26,. Common mode max ........................................32. Figur 27,. Common mode min .........................................33. Figur 28,. Common mode helt svep .................................33. Figur 29,. Temperaturstabilitet .........................................34. Figur 30,. NPN-transistor i genomskärning ......................35. Figur 31,. Layout av en HNH1A-transistor........................35. Figur 32,. Layout av en NSC-transistor ............................36. Figur 33,. Layout av en NLC-transistor ...........................37. Figur 34,. PNP-transistor i genomskärning.......................37. Figur 35,. Layout av en HPH1A-transistor........................38. Figur 36,. Layout av en PL-transistor ..............................38. Figur 37,. Layout av en PL2-transistor ............................39. Figur 38,. Layout av en PL4-transistor .............................40. Figur 39,. Genomskärning av en kondensator..................40. Figur 40,. Layout av en CPLUG5-kondensator................41. Figur 41,. Layout av ett RBBP4CC-resistorblock..............42. Figur 42,. Komparatorns layout........................................43. x.

(19) 1 Inledning 1.1. Introduktion. Vid analog ASIC, Application Specific Integrated Circuit, utveckling finns två tillvägagångssätt. Det ena sättet är att arbeta med så kallad ”full custom” vilket innebär att det inte finns något förutbestämt om hur man får använda de ingående komponenterna. Det är fritt att själv bestämma storlekar och utföranden på komponenterna. Det som sätter begränsningarna är processen. Processens layoutregler begränsar till exempel hur tätt transistorer kan ligga och hur små de kan göras. Även typen av transistor kan inte alltid bestämmas. Är processen en bipolär process kan inte MOS-transistorer användas och vice versa. Det andra tillvägagångssättet är det som Svenska Grindmatriser AB ( SGA ) normalt använder sig av, nämligen en matrislayout. Det SGA kallar matris är egentligen en array. En matris är ett matematiskt objekt. Eftersom SGA kallar sina arrayer för matriser kommer de i rapporten genomgående kalla s matriser. I en matris är komponenternas antal, typ, placering och förbindning i ett av metallagren redan definierat. Det som sedan är valfritt är att förbinda komponenterna inbördes i det andra metallagret. Principen har många fördelar. Fördelarna är bland annat mycket korta ledtider i de fall basskivan redan är producerad. Det behövs då endast processas ett metallager vilket kan ske snabbt. Själva layoutarbetet går också snabbare eftersom endast ett metallager skall ritas. Det ställs dock stora krav på att matrisen är ’’intelligent’’ konstruerad. Eftersom endast ett metallager är tillgängligt är komponenternas placering av stor betydelse. I en flerlagersprocess har man ju alltid möjligheten att använda sig av andra metallager i de fall det blir ledningsdragningsproblem. I de fall konstruktionen avviker så pass mycket att matrisen inte kan användas får man istället göra en ”full custom” konstruktion. I det här fallet krävs det att ingångstransistorerna är stora vilket gör att matrisen inte räcker till. Det speciella bias-kompenseringsnätet gör att det går åt relativt många transistorer i ingångssteget. Matchningen av transistorerna är också av avgörande betydelse vilket gör att de matriser som finns att tillgå hos SGA kommer till korta. Troligen är också matriserna för små för att rymma den kommande ASIC komparatorn skall ingå i.. 1.

(20) 1.2. Syfte. Syftet med det här arbetet har varit är att konstruera en komparator som skall kunna detektera en spänning på ingången i storleksordningen 800 ör att det skall vara möjligt har ett mål satts på att komparatorn får ha en total offset på ör att även gardera mot eventuella fluktuationer i insignalen. Den totala offseten består dels av den spänningsoffset som en icke belastad komparator har samt den spänning som bildas av den biasström som går igenom lasten som ligger på ingången. Komparatorn är tänkt att överträffa OP200 från Burr-Brown vad gäller offset. Slew-rate, brus och bandbredd är av underordnad betydelse i den här konstruktionen och behöver därför inte överträffa OP200 på denna punkt. Framöver är den tänkt att användas i en komplett ASIC som SGA kan tänkas leverera. . . På en av ingångarna är skall en resistor i standardstorleken 455 k anslutas. Den biasström som ligger på ingången kommer att vandra igenom resistorn och bilda ett spänning. Ett bidrag på maximalt 100

(21)

(22)

(23) . offseten verkar vara rimligt. Om spänningen över 455 k - resistorn skall bli 100 å får inte strömmen på ingången vara större än cirka 200 pA. 200 pA är en väldigt liten ström och innebär att ingångssteget i komparatorn måste specialdesignas för att nå detta. Till spänningsoffset blir det då 400 över.. 1.3. Metod. Examensarbetet kan delas in i tre olika faser. 1.3.1. Konstruktion och simulering.. Simuleringarna och kretsschemat har utförts i OrCad Capture. För underlätta känslighetsanalysen har även Microsoft Excel nyttjats. 1.3.2. Layout av konstruktionen.. Layouten utfördes i programmet ICED. 1.3.3. Dokumentering och sammanställning av resultat.. Grundkonstruktionen har hela tiden varit densamma. De ändringar i konstruktionen och de idéer som kommit fram finns med i den slutgiltiga konstruktionen och redovisas därför inte separat. Det som redovisas är föregånget av mindre avancerade lösningar än den slutgiltiga. Det har hela tiden varit samma grundkonstruktion. Alla scheman och simuleringsdiagram är hämtade från OrCad Capture.. 2.

(24) 2 Rapport 2.1. Struktur. Kapitelindelningen är upplagd enligt följande: Kapitel 1, 2 och ger en sammanfattning av uppgiften samt beskrivning av tillvägagångssättet. Kapitel 3 beskriver vad en ASIC är och vad konceptet innebär. Kapitel 4 innehåller teori kring hur man skall konstruera en komparator. Kapitel 5 innehåller själva konstruktionsarbetet och resultatet. Kapitel 6 beskriver hur känslighetsanalysen använts. Kapitel 7 innehåller data och prestanda för komparatorn. Kapitel 8 beskriver hur layouten gått till väga. Varför de ingående komponenterna ser ut som de gör och skillnaderna mellan dem.. 2.2. Beteckningar. I rapporten kommer följande sätt att beteckna komponenter användas i de olika scheman som kommer att redovisas. Alla transistorer betecknas med bokstaven Q och ett index, exempelvis Q12. De olika anslutningspunkterna på en enskild transistor betecknas på samma sätt med följd av kolon och en bokstav. Bas betecknas med b, kollektor med c och emitter med ett e, exempelvis Q12:b. Resistorer och kondensatorer betecknas på samma sätt med ett R respektive C följt av ett index. Spännings- och strömkällor betecknas med ett V respektive I följt av en siffra följt av ett index av antingen siffror eller ett namn., exempelvis Vin eller V1. För att åskådliggöra saker bättre i schemat används också namngivna ledare/noder.. 3.

(25) Q17. Q16. Q20. Q21. Q12. DCI. RC. RC Q14. VDC Q1 2.1. Q6 2.1 UT Q15 C1. IN+. Q2 23. N+. Q4 23. CM VSIN. Q11. Q7. Q12. Q8. IN-. Q5 1.7. Q3 1.7. Q9. GND. Q10. SUB. Figur 1, Schema med komponentförslag. 2.3. Komponenterna. Alla komponenters kompletta layout finns beskrivna i kapitel 8. 2.3.1. HNH1A. Alla NPN-transistorer i kretsschemat utgörs av en och samma symbol. Det som gör att man kan skilja transistorerna åt är den siffra som står bredvid symbolen. HNH1A har ingen siffra eftersom den är referensen för de övriga. Det vill säga att HNH1A egentligen är betecknad med en etta. HNH1A är den minsta NPNtransistor som går att åstadkommas i processen.. Figur 2, Symbol för HNH1A-transistor. 4.

(26) 2.3.2. NSC. NSC är 1,7 gånger så stor som HNH1A och har en mer påkostad layout som gör mer väldefinierad än HNH1A. Symbolen skiljer sig mot HNH1A genom den har siffrorna 1.7 bredvid sig i schemat. I övrigt skiljer sig inte symbolerna åt.. 1.7. Figur 3, Symbol för NSC-transistor 2.3.3. NLC. NLC är 23 gånger så stor som HNH1A och med ännu mer påkostad layout som gör den ytterligare mer väldefinierad. Symbolen skiljer sig mot HNH1A och NSC genom den har siffrorna 23 bredvid sig i schemat. I övrigt skiljer sig inte symbolerna åt.. 23. Figur 4, Symbol för NLC-transistor 2.3.4. HPH1A. Alla PNP transistorer i kretsschemat utgörs av en och samma symbol. Det som gör att man kan skilja transistorerna åt är den siffra som står bredvid symbolen. HPH1A har ingen siffra eftersom den är referensen för de övriga. Det vill säga att HPH1A egentligen är betecknad med en etta. HPH1A är de minsta PNP transistor som går att åstadkommas i processen.. Figur 5, Symbol för HPH1A-transistor 2.3.5. PL. PL är 2.1 gånger så stor som HPH1A och har en mer påkostad layout som gör den mer väldefinierad än HPH1A. Symbolen skiljer sig mot HPH1A och genom den har siffrorna 2.1 bredvid sig i schemat. I övrigt skiljer sig inte symbolerna åt.. 5.

(27) 2 .1. Figur 6, Symbol för PL-transistor 2.3.6. CPLUG4. Kretssymbolen för kondensatorn i konstruktionen heter CX där X står för godtycklig numrering som tidigare beskrivits. Kondensatorn markerar den substratdiod som finns med N+. Eftersom det endast finns en kondensator i konstruktionen finns det också endast en kondensatorcell i layouten. Layoutcellen för kondensatorn heter CPLUG4.. Cx N+. Figur 7, CPLUG4-kondensator 2.3.7. RBBP4CC. Kretssymbolen för de två resistorerna i konstruktionen heter C X där X står för godtycklig numrering som tidigare beskrivits. De två kollektormotstånden som sitter i ingångssteget utgörs av en layoutcell som heter RBBP4CC. Symbolen har en kompletterande utgång som kopplas till den högsta av spänningarna som resistorerna är anslutna till.. R1. R2. Figur 8, RBBP4CC-resistorblock. 6.

(28) 3 ASIC 3.1. Bakgrund. ASIC betyder "Application Specific Integrated Circuit". En ASIC utvecklas på initiativ av ett företag för eget bruk. Den finns inte på den öppna marknaden bland andra standardkomponenter. Det finns en mängd olika typer av ASIC. Elektriskt programmerbara kretsar ( PLD, FPGA ) som endast används i digitala konstruktioner, arraybaserade kretsar ( Grindmatriser, Analoga matriser ) och standard cell och full custom. Varför skall man då välja en ASIC lösning istället för en mer traditionell lösning med standardkomponenter? Följande fördelar finns: Kostnadsreducering för komponenter och montering. Mindre, färre och enklare mönsterkort. Färre och enklare reparationer inom produktionen. Lägre lagerkostnader. Förbättrade prestanda. Faktum är att en ASIC i en del fall är den enda lösning som klarar de krav som ställs. Lägre strömförbrukning. Förbättrad tillförlitlighet. Ökat skydd mot kopiering. Extra funktioner utan extra kostnad. Vilka nackdelar finns då med ASIC? Det är relativt höga utvecklingskostnader jämfört med en lösning med diskreta- och standardkomponenter. Initialkostnaderna för masker är betydande och kräver långa serier för att få den kostnaden låg per producerat chip. Utvecklingstiden är relativt lång. Det är kostsamt och tidskrävande att utföra förändringar. Beroendet av leverantören ökar. Att byta leverantör är tidsödande och mycket kostsamt.. 3.2. Matris. I SGA:s matriser är bipolära transistorer grupperade i så kallade makroceller. Resistorerna är placerade i särskilda block. I matrisen finns också fria transistorer och anslutningspaddar. När konstruktionen är klar kompletteras matrisen med ett metallager som sammanbinder komponenterna i matrisen. I makrocellen finns flera transistorer som redan är ihopkopplade i halvfärdiga differentialförstärkare. Används inte en differentialförstärkare i konstruktion blir denna makrocell överflödig. Skulle inte dessa ihopkopplade delar finnas skulle det dock vara i princip omöjligt att förverkliga avancerade konstruktioner i endast ett metallskikt. Op-symbolerna är makroceller och behöver inte nödvändigtvis kopplas som operationsförstärkare.. 7.

(29) Figur 9, SGA:s SLA matris.. 3.3. Full Custom. I detta projekt skall en full custom teknik användas. Full custom innebär att det är i princip fritt att göra vad man vill med den utvalda processen. Det finns inga färdiga komponenter. Det finns ofta cellbibliotek från processleverantören med färdiga byggblock. Blocken är lämpade att placeras i mindre kritiska delar i konstruktion eftersom man inte kan simulera deras funktion i simuleringsverktyg. Tidsbesparingar kan göras med att använda färdiga byggblock. I mer kritiska delar av en konstruktion konstruerar man bäst dessa delar själv istället. Processen är det enda som begränsar vad man vill göra. Det förutsätts givetvis att de designregler som finns hålls. Det finns ingen begränsning i vilka komponenter man får använda. I det fallet att en matris används är man bunden till de transistorer som på förhand finns för användning. Placeringen och mängden av transistorer kan inte ändras. Man får istället använda sig av befintliga komponenter och makroceller.. 8.

(30) I konstruktionen skall en full custom process från Alcatel som heter HBIMOSF ändas. Processen är som man kan förstå av namnet en BICMOS process och möjligheten att använda både bipolära och CMOS-transistorer finns. HBIMOSF-processen är ansluten till Europractice-nätverket. Europractice tillhandahåller en service som heter MPW, multi projekt wafer. MPW innebär att flera kunder kan dela på en wafer och på så sätt delar man kostnader för masker och dylikt. MPW är ett kostnadsmässigt mycket bra alternativ om man klarar sig bra med färre antal chip än det antal en wafer ger. Det är mycket fördelaktigt om man skall testa en konstruktion eller del av konstruktion innan den sätts massproduktion. Det är också bra om man vill testa en process mot en annan. . 9.

(31) 10.

(32) 4 Teori En komparator skulle om den var ideal ha en liten eller ingen offset alls om den var uppbyggd av ideala komponenter. I verkligheten finns det dock inga ideala komponenter. Skillnaderna som finns hos de, i teorin, identiska komponenterna måste tas med i beräkningarna. Slumpmässiga fel som uppstår vid tillverkningen av ett chip samt metoder som minskar felens inverkan på kretsens funktion behandlas. En komparator är i princip en icke återkopplad operationsförstärkare. En renodlad komparator har dock oftast lägre krav på sig än en operationsförstärkare eftersom den inte skall kunna användas på annat sätt än som komparator. Det som beskrivs i detta kapitlet är gemensamt för både komparatorer och operationsförstärkare. Kapitlet är tänkt som teoretisk grund inför kapitel 5 där den slutgiltiga konstruktionen beskrivs. 4.1. Offsetspänning. En ideal operationsförstärkare ger noll volt ut med noll volt in. I verkligheten finns det dock en likspänningsnivå ( offset ) på utgången trots att ingången är kortsluten. Offsetspänningen ( VIO, input offset voltage ) definieras som den spänning som måste anslutas mellan ingångarna för att utspänningen skall bli noll. Ett följdproblem är att även om offsetspänningen är låg kan det ge en felaktig nivå på utgången eftersom offsetspänningen förstärks. Bipolära operationsförstärkare har oftast lägre offsetspänning än operationsförstärkare med J-FET transistorer eller MOS-transistorer på ingången. En lösning där obalanser i ingångsteget balanseras bort med en extern potentiometer förkastades på ett tidigt stadium. Det är tänkt att ASIC:en skall sitta i ett extremt litet utrymme och då är yttre komponenter otänkbara. Syftet med ASIC:en är att spara utrymme och då är endast ett fåtal yttre komponenter välkomna.. 4.2. Förströmmar. För att en operationsförstärkare ingångssteg skall kunna ge förstärkning krävs förströmmar ( input bias current ). Förströmmarna kan ge en offsetspänning på utgången. Offsetspänningen skapas av det spänningsfall som uppstår då resistorer är anslutna på ingångarna. För att minska offsetspänningen ansluts lämpligen samma resistans på båda ingångarna. Ansluts samma storlek på resistanserna uppkommer ingen spänningsskillnad mellan ingångarna. Eftersom en operationsförstärkare ingångssteg är differentiellt uppkommer ingen spänningsoffset på utgången. Ingångarna har ju samma belastning.. 11.

(33) Figur 10,. Förströmmar. Förström definieras som :. I IB =. I IB+ + I IB− 2. Förströmmarna är i regel mycket lägre för operationsförstärkare med JFET- och MOSFET-transistorer i ingångssteget än för operationsförstärkare med bipolära transistorer i ingångssteget. Förströmmar har störst inverkan vid höga inresistanser då spänningsfallet blir stort. Det är eftersträvansvärt att ha så låga basströmmar som möjligt i ingångssteget på en operationsförstärkare för att erhålla så hög inresistans, h ie som möjligt eftersom.  ∆U BE  h ie =    ∆I B  UCE =kons tan t Låga baströmmar medför lägre förstärkning för ingångssteget eftersom,. gm = 4.3. h fe ∆I C ∆I B ∆I C ∆I h = = = B fe h ie ∆I B ∆U BE ∆U BE ∆U BE Offsetström. Obalanser i ingångssteget hos en operationsförstärkare kan göra att förströmmarna är olika på ingångarna. Offsetströmmen definieras som:. I IO = I IB+ − I IB−. 12.

(34) 4.4. Missanpassning. I en förstärkare uppstår offset nästan enbart i ingångsteget. Offset uppstår på grund av obalanser i ingångstegen. För att minimera offset måste man därför minimera den totala missanpassningen i ingångssteget. Första steget mot att minimera offseten är att ansluta resistorer, passiva laster, till kollektorerna hos transistorerna i själva ingångssteget. Eftersom resistorerna har bättre relativ noggrannhet än transistorerna kan felet i ingångssteget minskas. Genom att dubblera och parallellkoppla ingångstransistorerna kan missanpassningen minskas. Parallellkopplingen gör att om en transistor i ingångsteget är avvikande får det inte så stor effekt om den är parallellkopplad med en som är relativt bra. San nolikheten att båda två är avvikande är också mycket mindre än sannolikheten att om det endast fanns en transistor och att den var avvikande. För att ytterligare minska missanpassningen bör ingångstransistorerna efter dubbling och parallellkoppling korskopplas i en så kallad ”common centroid” -koppling. I figur 11 kan man se hur transistorerna A-A och B-B är parallella och korskopplade i en "common centroid" -koppling.. Figur 11,. ”Common centroid”- koppling. 13.

(35) Slumpmässiga fel kommer då statistiskt sett oftare ta ut varandra än förstärka varandra. Den grundläggande orsaken är dock att de flesta avvikelser på en chipyta inte är helt slumpmässiga utan gradientberoende. Gradientberoende innebär att transistorer som ligger bredvid varandra på chipet tenderar att matcha varandra bättre än transistorer som är placerade långt från varandra. Fyra transistorer som ligger bredvid varandra och korskopplas så att varannan transistor hör till ett transistorpar kommer att ett ytterst litet gradientberoende. I teorin finns inget gradientberoende med en sådan koppling medan det i praktiken finns en liten sådan. Om fyra transistorer som ligger bredvid varandra och korskopplas så att varannan transistor hör till ett transistor par kommer mycket av den gradientberoende missanpassningen att försvinna. I figur 12 ser man hur olika komponentpar matchar olika bra från en värmekälla. Par 1 kommer att få i stort sätt samma påverkan från källan. Par 2 däremot skär inte ringarna på samma sätt och kommer därför inte matcha varandra särskilt bra.. Figur 12,. Termisk gradient. Det är intressant att studera standardavvikelserna för korskopplingarna med avseende på IC och Beta. Här är det svårt att överhuvudtaget göra en uppskattning. I processdokumentationen följer det med viss data om standardavvikelserna. Siffrorna är inte på något sätt säkerställda utan kan användas som en approximation. För ”common centroid”-koppling kan matchningen räknas ut på följande sätt.. T + T  M C =  1 4 − 1 ⋅100%  T2 + T3 . 14.

(36) För resistorer gäller samma sak som för transistorer. Resistorerna bör korskopplas för bästa matchning. I schema och simulering kommer dock en ideal resistorer att användas. Anledningen är att det är svårt att veta hur de korskopplade resistorerna karaktäristik kommer att bli. Det finns tyvärr inga simuleringsmodeller. Eftersom resistorer har en mycket bättre relativ noggrannhet än transistorer är det en bra kompromiss. När resistorer korskopplas bör de kopplas enligt figur 13 för att minimera fel. Missanpassningen blir här proportionell mot ämfört me de inte varit korskopplade. Resistorer som ligger med långsidan mot varandra tenderar att stämma sämre med varandra än resistorer som ligger med kortsidan mot varandra. Detta eftersom kanter som inte ligger i linje med varandra har sämre referenslinjer. . Figur 13,. 4.5. Korskopplade resistorer. Ingångssteg. I kapitel 4.4 beskrevs att det är ingångsteget i en operationsförstärkare som är den del som dominerar vad gäller offset. Är förstärkning större än tio gånger i ingångssteget räcker det för att bidraget från efterföljande steg endast skall ha en försumbar inverkan. Detta eftersom den offset som uppstår i följande steg divideras med den förstärkning som signalen redan genomgått. Viktigt är därför att dimensionera ingångsssteget så att förstärkningen är 10 gång er eller mer. Är ett fel i storleksordningen 10 gånger större än ett annat kan det mindre felet i stort sett försummas. Minimering av offset innebär på grund av ovanstående i princip endast att minimera den missanpassning som finns i ingångssteget.. 15.

(37) Vcc. Rc. Rc. VutVut+. Vin+. Q3. Q1. Q2. Q4. Vin-. Iset. SUB. Figur 14,. Ingångssteg. Transistorerna Q1-Q4 är de som är mest känsliga för missanpassning i hela konstruktionen. De är därför den dominerande faktorn för uppkomst av offset. Förstärkningen i vardera steg är − g m R c Vin . VBE. i ∆I c V Eftersom g m = c = och I c = I s e T så blir Vbe ∆VBE VBE. ∆I c I I = S e VT = C gm = ∆VBE VT VT VT ges av VT =. kT ° och är approximativt 26 mV vid T = 300 K q. Totala förstärkningen blir då A DM =. Vut1 − Vut 2 I = −g m R c = − C R C Viu + − Vin − VT. . är en lämplig och väldokumenterad biasström ( I ). En lägre biasström C skulle vara mer osäker och därför olämplig som strömgenerator. Eftersom formeln för förstärkning i ingångsteget är. A DM = −. IC RC VT. 16.

(38) så kan vi härleda fram vilken storlek det skall vara på RC.. RC =. A DM ⋅ VT 10 ⋅ 26 ⋅10 −3 = = 52 kΩ IC 5 ⋅10 −6.

(39) ör att I lämpligen kan vara lite högre än 5 Vi sätter RC C

(40)

(41) T = 26 mA och RC Vid IC . A DM. − 5 ⋅ 10 −6 ⋅ 50 ⋅ 103 = = 9,6 26 ⋅10 −3. 9.6 gångers förstärkning ligger i det område vi sökt.. 4.6. Val av transistortyp i ingångssteget. Som tidigare beskrivits finns det i processen tillgång till både CMOS- och bipoläratransistorer. Med tanke på att strömmarna på ingången måste minimeras till följd av ett tänkbart motstånd på ingången skulle CMOS passa i ingångssteget. Strömmarna är ju minimala in på styret. Det som s kulle kunna vara ett hinder är MOS-transistorernas tröskelspänning, Vt ( threshold voltage ). Enligt den processdokumentation som finns tillgänglig ligger Vt nominellt på 1 V för en transistor gjord med minsta möjliga designregler. 1 V är dock långt

(42)

(43) örre och bättre transistor klara ifrån målet på 500

(44)

(45) kravet? Enligt de kurvor som finns i dokumentationen skulle en sådan transistor bli stor vilket skulle föra med sig andra icke väl dokumenterade problem. Ett exempel på problem är brus. Valet föll istället på bipolära transistorer som dock har en i den här konstruktionen tillräckligt stor basström för att vara problematisk. Det finns dock väldokumenterade tillvägagångssätt för att minimera basströmmen som kommer att stå som modeller för konstruktionen. Kapitel 4.7 beskriver det tillvägagångssätt som valts i den här konstruktionen.. 4.7. Bias-strömsreducering. Ett enkelt och uppenbart sätt att minska bias-strömmen är att minska ISET. Eftersom bias-strömmen är proportionell mot strömmen genom ingångstransistorerna borde det vara en god idé att göra ISET så liten som möjligt. Strömmarna genom ingångstransistorerna kan av fysiska skäl inte göras hur små som helst. Ingångstransistorerna fungerar inte optimalt om de inte får den ström som krävs. Svårigheter med att skapa en tillräcklig bra definierad och liten ISET gör också att det inte är lämpligt med lägre än 5

(46)

(47) ISET som ger bäst arbetsförhållanden för ingångstransistorerna. Är det på något ställe konstruktionen skulle kunna åtgärdas för bättre resultat borde det vara här.. 17.

(48) Ett annat effektivt och väldokumenterat sätt att minska bias-strömmen är att med hjälp av återkoppling tillföra lika mycket ström till ingångarna som ingångstransistorerna drar i basström. Från ingången sett kommer då inte förstärkaren att dra någon basström. Figur 15 visar principen där Q5 drar lika mycket basström som Q1. Strömmen speglas sedan ned genom en strömspegel till basen på ingångstransistorerna. Den totala strömmen på ingången bestäms nu av hur pass ideal återkopplingen är. För att återkopplingen skall bli så bra som möjligt måste Q1 och Q5 i princip ha exakt samma arbetsbetingelser. Om två transistorer av samma typ skall fungera på exakt samma sätt så måste alla parametrar vara lika. I fall man ger de två transistorerna exakt samma spänningar och strömmar kommer de att bete sig mycket likartat. Att de inte gör det exakt kommer ifrån att man inte kan göra två exakt likadana transistorer rent processmässigt. Återkopplingen begränsas också av hur bra Q11 och Q12 fungerar som strömspeglar. En så bra strömspegel som det går att få är lämplig att placera här. Principen bygger på att ingångsströmmen kan speglas i det närmaste perfekt. Vcc. R1. R2. Iset/2 VutVut+. Q8 Q9. Q10. Q11. Q5. Q6. Q1. Q2. Q12. Q13. Vin+. Q14. Iset. SUB. Figur 15,. Bias-strömsreducering. 18. Vin-.

(49) 5 Lågoffsetkomparator Detta kapitel beskriver den slutgiltiga konstruktionen och dess funktion. Figur 16 visar den kretslösning som blev den slutgiltiga för lågoffsetkomparatorn. Komparatorn består av ett ingångssteg och ett utgångssteg. Ingångssteget är försett med en biasreduceringskrets med tillhörande kompenseringar. Utgångssteget är i princip konstruerad som en vanlig operationsförstärkare med ett förstärkarsteg bestående av Q45 och Q46 och ett efterföljande utgångssteg. V+ Q36. Q38. Q37. Q39. Q58. Q59. Q57. Q56. Q20. Q19. Q55. ISET 5u. R1 50k. GND. R2 50k Q45 2.1. Q46 2.1 Q53 NS. Q17. C1. Q18 Q28. Q33. N+ 5p. Q35. Q34. UT. Q21. Q22b Q13b. Q13 2.1. Q14 2.1. Q9 2.1. Q14b. Q15b Q15. 2.1 2.1. 2.1. Q10. Q11 2.1. Q16 2.1 2.1. Q16b Q22. Q60. 2.1 Q12 2.1. 2.1 2.1. PS Q54. Q23 2.1. 2.1. Q47. Q48 1.7. Q7 23. Q5. Q6. 23. Q8 23. Q25 23. 23. 1.7. Q24. 23. Q32. Q31. Q52 Q3. IN+ Q29. Q30. 23. Q1. Q2. 23. Q27. Q4 23. 23. Q26. IN-. Q50 Q40. Q41 1.7. Q42 1.7. 1.7. Q43. Q44. 1.7. 1.7. Q49 1.7. GND SUB. Figur 16,. Kretsschema över lågoffsetkomparatorn. 19. Q51.

(50) 5.1. Ingångsteget. V+ Q 36. Q 38. Q 37. Q 39. Q 20. Q 19. I1 5u. R1 50 k. GND. R2 50 k. UTUT+. Q 17. Q 18 Q 28. Q 33. Q 35. Q 34. Q 21. Q 22b Q 13b. Q 13 2.1. Q 14 2.1. Q9 2.1. Q 14b. Q 15b Q 15. 2.1 2.1. 2.1. Q 10. Q 11 2.1. Q 16 2.1 2.1. Q 16b Q 22. 2.1 Q 12 2.1. 2.1 2.1 Q 23 2.1. 2.1 Q7 23. Q5. Q6. 23. Q8 23. Q 25 23. 23. Q 24. 23. Q 32. Q 31 Q3. IN+ Q 29. Q 30. 23. Q1. Q2. 23. Q 27. Q4 23. 23. Q 26. IN-. Q 40. Q 41 1.7. Q 42 1.7. 1.7. Q 43 1.7. Q 44 1.7. G ND SUB. Figur 17,. Ingångssteget. Ingångsteget i komparatorn är baserad på den typ av ingångssteg m ed biasreducering som beskrivs i kapitel 4.7. Strömspeglarna som finns i biasreduceringen i kapitel 4.7 är ersatta av en mer exakt typ. Strömspeglarna är av typen modifierad Wilson. Q13-Q16 är PL-transistorer som dubblerats för att kunna kopplas i den tidigare nämnda ”common centroid”-kopplingen för minimera missanpassningen. PL-transistorerna används eftersom de är optimerade för liten missanpassning. Biasreduceringen är kompenserad för bästa funktion och beskrivs i detalj i kapitel 5.2. Ingångstransistorerna Q1,Q2,Q5 och Q6 är dubblerade för att i layouten kunna bli kopplade i den ”common centroid”-koppling som beskrivs i kapitel 4.4. Q19 och Q20 ser till att det ligger två PNP-diodspänningar mellan den positiva matningen och resistorerna R1 och R2. Q19 och Q20 säkerställer att Q45 och Q46 i utgångssteget ligger inom sitt common mode område.. 20.

(51) Strömgeneratorn ISET ( se figur 15 ) har ersatts av strömspegeln Q36, Q37, Q41, Q42, Q43. Q29 och Q30 skyddar ingångstransistorerna mot zener-genombrott vilket skulle skada dem för all framtid.. 5.2. Kompensering av biasströmsreduceringen. Eftersom Q1 och Q5 måste ha lika arbetsbetingelser måste det införas diverse kompenseringar i ingångssteget. Första åtgärden är att kollektoremitterspänningen på Q1 och Q5 skall vara samma. En lämplig spänningsnivå är cirka en diodspänning per transistor. För att hålla den diodspänning vi vill ha över Q1 och Q5 införs ett kompenseringsnät på ingångssteget. Q17 ser till att kollektorn på Q5 är ansluten till en fast potential. Utan Q17 skulle det vara svårt att få kollektoremitterspänningen på Q1 och Q5 att vara samma. Det ligger två PNP-dioder och en NPN-diod minus en NPN-diod över emittern på Q1. Totalt blir det så att Q5:s kollektor ligger två PNP-dioder över emittern på Q1. Så långt är det två PNPdioder över Q1 och Q5, vilket också är målet. Nästa steg blir att se till att Q1 får en kollektor-emitterspänning motsvarande en PNP-diod. Strömspegeln som sköter återkopplingen av strömmen kommer att ge ett spänningsfall á två PNP-dioder. Detta spänningsfall kompenseras med Q22 och Q23. Över Q5 ligger det också ett NPN-diodspänningsfall som kompenseras med Q24. Q26 säkerställer sedan den sökta PNP-dioden över Q1. Anledningen till att kompenseringen är lite svårtydd är att man måste skilja på NPN-dioder med relativt liten kollektorström och lite större kollektorström. Eftersom kollektorströmmen skiljer sig åt kommer också bas-emitterspänningen göra det. Bas-emitterspänningen måste ju matchas annars kommer ju inte kompenseringen fylla sin funktion till fullo. Samma sak gäller följaktligen också för p-dioder. Eftersom Q22 och Q23 skall kompensera strömspegeln som har en liten ström genom sig måste även de ha en lika liten ström genom sig. Q24 har i princip samma kollektorström genom sig som Q1 och Q5 och kommer att dra samma basström. Q24 fyller då två funktioner på en gång. Dels skall den dra basström genom Q22 och Q23 dels skall den kompensera n -dioden på Q5. Eftersom Q24 har samma kollektorström som Q5 så har den ju samma också samma diodspänning. Q26 bestämmer ju sedan en p-diod över Q1. För att PNPdioden över Q5 skall vara lika stor måste Q27 ha samma kollektorström. Vidare måste Q28 som kompenserar NPN-diodfallet över Q17 ha samma kollektorström som Q17.. 21.

(52) Om man analyserar strömmarna genom Q1 och Q5 ser man att de inte har samma kollektorström. Genom Q1 går Ic+Ib medan det genom Q5 går endast Ic. Normalt sett så är Ib försumbar, men i det här fallet spelar Ib en betydande roll eftersom målet en bias-ström på ingången på max 200 pA. Med hjälp av Q31 leds en bias-ström lika stor som Ib bort. Eftersom kollektorströmmen är lika stor på transistorerna är Ib lika stor. Vidare bör ju kollektor-emitterspänning på Q31 ligga nära Q1 och Q5. Q33 hämtar en spänning två p-dioder över Q1:s emitter. Q33:s diodfall á en NPN-diod ger ungefär en p-diod över Q31. Q33, Q34 och Q35 uppgift är att förhindra den så kallade Earlyeffekten. Om man ser till att transistorerna i strömspeglarna har någorlunda lika spänningar över sig kommer inte Early-spänningen variera vilket säkerställer att speglarna fungerar någorlunda lika. Med hjälp av den känslighetsanalys som presenteras längre fram i rapporten är en ytterligare förbättring av strömspeglarna Q36-Q37 och Q40Q44 inte är motiverad. Enligt känslighetsanalysen skulle det endast marginellt förbättra resultatet.. V+ Q 36. Q 38. Q 37. Q 39. Q 20. Q 19. I1 5u. R1 50 k. GND. R2 50 k. UTUT+. Q 17. Q 18 Q 28. Q 33. Q 35. Q 34. Q 21. Q 22b Q 13b. Q 13 2.1. Q 14 2.1. Q9 2.1. Q 14b. Q 15b Q 15. 2.1 2.1. 2.1. Q 10. Q 11 2.1. Q 16 2.1 2.1. Q 16b Q 22. 2.1 Q 12 2.1. 2.1 2.1 Q 23 2.1. 2.1 Q7 23. Q5. Q6. 23. Q8 23. Q 25 23. 23. Q 24. 23. Q 32. Q 31 Q3. IN+ Q 29. Q 30. 23. Q1. Q2. 23. Q 27. Q4 23. 23. Q 26. IN-. Q 40. Q 41 1.7. Q 42 1.7. 1.7. Q 43 1.7. G ND SUB. Figur 18,. Q 44 1.7. Kompensering av bias-strömsreduceringen. 22.

(53) 5.3. Utgångssteget. Utgångssteget är i princip konstruerad som en vanlig operationsförstärkare, se figur 19. Utgångstransistorerna arbetar som man kan se i schemat i en komplementär koppling. Operationsförstärkaren arbetar med i princip ingen kompensering förutom en kondensator. Kondensatorn C1 ser till att sänka hastigheten hos operationsförstärkaren. Är operationsförstärkaren för snabb blir den alldeles för känslig för störningar. Eftersom förstärkningen är hög kan en liten störning ge ett omslag på utgången. Kondensatorns sida som är märkt N+ är kopplad till basen på utgångstransistorerna. N+ sidan med sin parasitiska diod har jag valt att vända mot utgångstransistorerna som är mycket mindre känsligt för läckströmmar än transistorerna Q45-Q46. V+ Q58. Q59. Q57. Iset. Q56. Q55. 5u. Q45 2.1. IN-. Q46 2.1. IN+. Q53 NS. C1 N+. UT. 5p Q60 PS. Q54 Q47. Q48 1.7. 1.7 Q52. Q50 Q51. GND. SUB. Figur 19,. Utgångssteget. 23.

(54) 24.

(55) 6 Känslighetsanalys Känslighetsanalys av ingångssteget i komparatorn har gjorts för att utröna vilka komponenter som kan vara mest bidragande till offsetströmmar och offsetspänningar på ingången. I den utfil som genereras av simuleringsverktyget kan man se vilka komponenter som har störst känslighet Den normaliserade känsligheten är det som är mest intressant att titta på. Normaliserad känslighet innebär följande: Om komponentens värde ändrar sig en procent ändrar sig strömmen eller spänningen på till exempel ingången så mycket som den normaliserade känsligheten visar i ampere eller spänning beroende på vilken av dem man valt att studera. Att ingången valts i detta fall beror på att konstruktion skall optimeras för offset på ingången. I utfilen finns en hel del olika parametrar vilka det endast är ett fåtal som är intressanta i denna konstruktion. Kollektorströmmen Ic är i många konstruktioner en viktig storhet. Sambandet. Ic = Is ⋅ e. VBE VT. visar att Is är den för transistorn viktigaste parametern. VT är ju en naturlig konstant för kisel som endast beror på temperaturen och inte någon tillverkningsparameter. Missmatchning hos Ic beror således endast på missmatchningen hos Is. Early-spänningens känslighet används för att se vilka delar i konstruktionen som är mest kritiska vad det gäller Early-spänningen. Enkelt uttryckt skulle man kunna beskriva att Early-effekten innebär följande: om Uce ändras kommer också Ic ändras. Det man skall tänka på är att om man vill få två transistorer att bete sig likartat skall de också ha samma Uce. Skulle känsligheten vara för stor kan man lätt se vilken del som skall kompenseras eller konstrueras om. Vid jämförelse av siffrorna kan man direkt se att det endast är ett fåtal komponenter som dominerar. Bidraget från en komponent som har en känslighet som är en tusen gånger mindre än en annan komponent kan försummas i jämförelsen. Egentligen är cirka tio gånger tillräckligt, men eftersom det kan finnas en mängd transistorer som bidrar blir deras totala bidrag inte försumbart. Med hjälp av känslighetsanalysen kan man se vilka komponenter som är extra viktiga att vara noggrann med vid layouten. Känslighetsanalysen är ett bra underlag till layouten.. 25.

(56) Känslighetsanalysen har använts för att se vilka förbättringar som kommer att ge bäst resultat. Känslighetsanalysen säger dock inte allt. Är inte komparatorn rätt konstruerad så är den inte till mycket hjälp eftersom den endast är baser ad på den existerande kretslösningen. Mycket arbete har därför också gjort på det teoretiska planet. Det gäller att vara mycket medveten om alla strömmar och spänningar som finns i ingångsteget. Transistorernas beteende har analyserats för att se vilka strömmar och spänningar de ger upphov till. För att testa hur pass känslig konstruktionen egentligen är så har en spänning anslutits på basen hos transistorerna för att simulera variationen i basemitterspänningen Vbe. Spänningen är i storleksordningen 1 mV. 1 mV är rejält tilltaget. 0.5 mV vore en bättre tilltagen siffra. Eftersom processen är helt ny för SGA är 1 mV i alla fall inte för lite. I den här konstruktionen är det lämpligt att ta till felen i överkant eftersom om man tagit i för lite kanske konstruktionen inte fungerar som den skall. Förändringen i basströmmen på ingången när 1 mV lagts

(57) på transistor QX kan utläsas i kolumnerna I1, I2,

(58) . IC = IS e. VBE VT. medför en förändring av VBE på 1mV en ändring av IC med 0 , 001. e. VT. ≈e. 1 26. = 1,0392 ≈ 1,04. 1 mV motsvarar alltså cirka 4 % missanpassning. För att veta vilka komponenter som är viktiga att göra lika stora vid layouten har de först dubblerats och sedan har resultatet analyserats. Ökar ingångsströmmen så mycket att det har stor inverkan så bör dubbleringen av dessa komponenter följas av en dubblering av matchande komponenter i konstruktionen. I den här konstruktion krävdes det till exempel att Q24 med Q25 dubblerades eftersom de skall kompensera och matcha Q6 och Q8. Felet är egentligen inte så stort, men det gäller att kompensera på rätt sätt. Vid en annan temperatur eller mindre ideal situation är det inte troligt att kompenseringen följer det den skall kompensera i beteende om de inte matchar varandra på rätt sätt. Eftersom konstruktion är så pass känslig gäller det att hålla liknande fel under kontroll. Slutsatsen är den att det inte hur som helst går att göra en del konstruktionen extra bra(stora fina komponenter i layouten ) utan att en annan del även den måste göras lika bra . Ingångsteget är extra känsligt och där måste transistorerna göras extra bra. Genom ömsesidig dubblering att två matchande delar i konstruktionen kan vi bara hoppas att de beter sig lika praktiken.. 26.

(59) 7 Data Nominell offset Maximal offset Råförstärkning Slewrate positiv Slewrate negativ Förstärkning ingångssteg

(60) ( IC Ingångsbiasström 7.1.

(61)

(62) 128,6 dB. . 0,154 V/ s 9,6.

(63)

(64) . Offset. Med hjälp av känslighetsanalysen kan en nominell offset och en maximal offset beräknas. Maximal offset innebär att alla komponenter har maximal missanpassning och att alla är komponenter samverkar åt samma håll.

(65) ! å Den maximala offset hamnar på 209,24

(66)

(67)

(68)

(69) "$# . Känslighetsanalysen redovisas helt i ett kalkylblad i Appendix A. I kalkylbladet betecknas maximalfallet med ABSSumma. ABSSumma IB multiplicerat med den 455k resistor som ansluts på en av ingångarna tillsammans med ABSSumma VO bildar maximal offset. Den nominella offseten består av total kvadratsumma V O.. 7.2. Råförstärkning. Råförstärkningen ligger på ungefär 2 700 000 ggr eller 128,6 dB vilket är högt.. 20 log 2700000 = 128,6dB Råförstärkningen är intressant så till vida att om den är väldigt hög kan små störningar förstärkas och på sätt störa komparatorns funktion. En eventuell begränsning kan vara på sin plats eftersom 128,6 dB är mycket högt. Då komparatorn i princip inte ha något skydd för störningar kan det uppstå fel som i sin tur kan göra att komparatorn slår när den inte skall. Komparatorn kan lätt bli stabil med sin höga förstärkning.. 27.

(70) 3.0M. 2.5M. 2.0M. 1.5M. 1.0M. 0.5M. 0 -2.0uV -1.6uV d(V(VUT)). -1.2uV. -0.8uV. -0.4uV. -0.0uV. 0.4uV. V_V1. Figur 20,. 7.3. Råförstärkningen. Förstärkning ingångssteg. Förstärkningen i ingångsteget är enligt simuleringsverktygen.  V  19,085 = 9,509 A V =  UT  = V 2 , 007  IN  vilket är acceptabelt.. 28. 0.8uV. 1.2uV.

(71) 20mV (15.000m,19.085m). 0V. -20mV V(UT+) - V(UT-) 2.0mV (5.0000m,2.0007m). 0V. SEL>> -2.0mV 0s. 10ms V(IN+) - V(IN-). 20ms. 30ms. 40ms. 50ms. 60ms. 70ms. 80ms. Time. Figur 21,. 7.4 7.4.1. Förstärkning i ingångsteget. Beta NPN. Den simulerade Beta-kurvan hos en enkel NPN-transistor ligger kring 100 i princip i sitt hela arbetsområde. 1.0M. 10K. 100. 1.0 100pA 1.0nA I(Q5:c) / I(Q5:b). 10nA. 100nA. 1.0uA. 10uA. 100uA. 1.0mA. I(Q5:c). Figur 22,. Beta för NPN-transistorerna. 29. 10mA. 100mA.

(72) 7.4.2. PNP. Den simulerade Beta-kurvan för en enkel PNP-transistor. Beta håller sig kring 500 i större delen av sitt hela arbetsområde.. 1.6K. 1.2K. 0.8K. 0.4K. 0 10nA 100nA I(Q5:c) / I(Q5:b). 1.0uA. 10uA. 100uA. 1.0mA. 10mA. -I(Q5:c). Figur 23,. 7.5. Beta för PNP-transistorerna. Slewrate. Eftersom komparatorn inte har några krav på sig att vara snabb har kondensatorn C1 införts i konstruktionen. Eftersom kondensatorn måste laddas om när utspänningen snabbt skall ändra värde kommer den att begränsa hur snabbt ändringen kan ske. Kondensator bestämmer alltså komparatorns slewrate. Kondensatorn tillför också som nämnts i kapitel 5.3 skydd mot störningar som skulle kunna finnas på utgången. 7.5.1. Positiv flank. Slewrate positiv flank:. 6.4329 − 700.860m 6,4321991 V = = 0,251 52.569u − 26.973u 25.596u us. 30.

(73) 8.0V (52.569u,6.4329). 6.0V. 4.0V. (26.973u,700.860m) 2.0V. 0V. -2.0V 20us V(VUT). 25us. 30us. 35us. 40us. 45us. 50us. 55us. 60us. Time. Figur 24, 7.5.2. Slewrate positiv flank. Negativ flank. Slewrate negativ flank:. 666.3 ⋅10 −3 − 6,919 6.253 V =− = − 0.154 −6 −6 −6 573.6 ⋅10 − 533.1⋅10 40.50 ⋅10 us 8.0V (533.093u,6.9198). 6.0V. 4.0V. 2.0V. (573.608u,666.264m). 0V. -2.0V 510us V(VUT). 520us. 530us. 540us. 550us. 560us. 570us. 580us. Time. Figur 25,. Slewrate negativ flank. 31. 590us. 600us.

(74) 7.6. Common mode-spänningar. En operationsförstärkare och likaså en komparator skall endast förstärka potentialskillnader. Spänningar som är lika på ingångarna skall inte förstärkas. Spänningar som är lika på ingångarna kallas common mode-spänningar. Normalt skall common mode-spänningen ligga nära matningsspänningen. En common mode-inspänning skall därför inte ligga nära jord eller matning. För att testa common mode-inspänningsområdet lägger man på en insignal differentiellt på ingången och rampar den med en signal, VPWL, som går från 0 till 8V på 100 ms. I grafen i figur 27 kan man se hur nära common mode-inspänningen kan vara jord. I figur 26 kan man se hur nära man kan arbeta matningsspänningen. I figur 28 ser man hela svepningen. 7.6.1. Max. Common mode inspännningen kan ligga upp till cirka 6.8 V vilket måste sägas vara mycket bra eftersom matningsspänningen är 8V. 10.0V 7.5V 5.0V 2.5V 0V V(VUT) 20mV. 0V. -20mV V(VIN-) -V(VIN+) 8.0V. 7.0V. SEL>> 6.0V 82ms V(V4:+). 83ms. 84ms. 85ms. 86ms. 87ms. 88ms. Time. Figur 26,. Common mode max. 32. 89ms. 90ms.

(75) 7.6.2. Min. Common mode inspännningen kan ligga vid låga 0,8 V där 0 V är den negativa matningen. 10.0V 7.5V 5.0V 2.5V 0V V(VUT) 20mV. 0V. -20mV V(VIN-) -V(VIN+) 1.0V. 0.5V. SEL>> 0V 4.0ms V(V4:+). 5.0ms. 6.0ms. 7.0ms. 8.0ms. 9.0ms. 10.0ms. Time. Figur 27, 7.6.3. Common mode min. Helt Svep. 10.0V 7.5V 5.0V 2.5V 0V V(VUT) 20mV. 0V. -20mV V(VIN-) -V(VIN+) 10V. 5V. SEL>> 0V 0s. 10ms V(V4:+). 20ms. 30ms. 40ms. 50ms. 60ms. 70ms. Time. Figur 28,. Common mode helt svep. 33. 80ms. 90ms. 100ms.

(76) 7.7. Temperaturstabilitet. 10nA. 1.0nA. 100pA. 10pA. 1.0pA -60. -40. -20. 0. 20. 40. 60. 80. 100. 120. 140. I(V1) TEMP. Figur 29,. Temperaturstabilitet. Komparatorns temperaturstabilitet ser ut som man skulle kunna förvänta sig, se figur 29. Vid höga strömmar ökar bias-strömmen på ingången. Anledningen torde vara att det uppstår läckströmmar när temperaturen ökar mycket. I en konstruktion med lägre krav hade den lilla ökningen inte spelat någon roll men i den här konstruktionen är strömmarna så små att läckströmmarna få r en stor betydelse.. 34.

(77) 8 Layout 8.1. NPN-transistorerna. Figur 30,. NPN-transistor i genomskärning. Figur 30 visar en NPN-transistor i genomskärning. I figuren kan man se hur NPN-transistorn är uppbyggd lager för lager. NPN-transistorerna i processen är av vertikal typ. Basen i en lateral transistor bör alltid skyddas. I det här fallet skyddas den av en platta i poly. 8.1.1. HNH1A. Figur 31,. Layout av en HNH1A-transistor. HNH1A är den minsta transistor som går att göra med de layout regler som finns.. 35.

(78) Emittern är fyrkantig. Kanterna av NTUB är täck av en guard av poly anslutet till kollektorn för att förhindra PMOS läckage från basen till substratet. 8.1.2. NSC. Figur 32,. Layout av en NSC-transistor. NSC transistorn är 1.7 ggr så stor som mintransistorn HNH1A. Emitterarean är den del som bestämmer hur stor en transistor är och i NSC transistorn är emitterarean 1.7 gånger större än den emitter HNH1A har. I en halvledarprocess är det svårt att skapa räta vinklar och hörn. Problemet ligger hos upplösningen på de masker som används i processen. Hörn och räta vinklar tenderar att bli avrundade. Eftersom de blir avrundade kommer inte arean stämma överens med den modell med räta vinklar och hörn man använt. Av den anledningen är emittern på NSC rund och har alltså inga hörn. Det är mycket större chans att en rund emitter har förväntat beteende än en fyrkantigt alternativt rektangulär emitter. Problemet blir mindre ju större area det är på fyrkanten eftersom felet hos hörnen få mindre procentuell inverkan ju större arean blir. Dock uppstår det andra problem när man skapar stora areor bland annat gradienter inom själva transistorn som normalt är försumbara. En rund emitter skapar också en helt symmetrisk övergång till basen vilket ger en fint uppträdande transistor.. 36.

(79) 8.1.3. NLC. Figur 33,. Layout av en NLC-transistor. NLC har en rund emitter som är 23 gånger så stor som mintransistorn HNH1A. Basen är försedd med fyra kontakter som är placerad symmetriskt runt emittern för att minska gradientfel hos basen. Kollektorn är även den försedd med fyra symmetriskt placerade kontakter. I NLC används ingen poly utan har en guardring av en N+ ( högdopat ).. 8.2. PNP-transistorerna Figur 34,. PNP-transistor i genomskärning. Till skillnad från NPN-transistorerna beror inte storleken på en PNP-transistor på arean hos emittern utan hos omkretsen hos emittern. Av den anledningen kan den inte ges samma skalfaktor. PNP-transistorerna är av lateral typ.. 37.

(80) 8.2.1. HPH1A. Figur 35,. Layout av en HPH1A-transistor. HPH1A är den minsta PNP transistor som går att göra enligt de designregler som finns. HPH1A är försedd med guard av poly. Anlutningen av kollektorn sker genom fyra olika kontakter som bör sammankopplas med metall för bästa funktion. Basområdet mellan kollektor och emitter är täckt med en platta av poly som är ansluten till basen. 8.2.2. PL. Figur 36,. Layout av en PL-transistor. 38.

(81) PL är 2.1 gånger så stor som HPH1A. Kollektor och bas har fyra anslutningar och sitter symmetrisk kring emittern. En guard av poly och basen har en sköld av N+. 8.2.3. PL2. PL2 utgörs av två stycken PL -transistorer. Basen är gemensam för bästa resultat.. Figur 37, 8.2.4. Layout av en PL2-transistor. PL4. PL4 är egentligen fyra stycken PL som sitter i en egen cell. Det är meningen att den skall korskopplas enligt common centroid tanken från kapitel 4.4. I komparatorn sitter den som strömspeglarna Q13-Q14 och Q15-Q16. PL4 är konstruerad för att få absolut bästa matchning i strömspeglarna. De fyra transistorerna av PL-typ ligger så nära varandra som möjligt för att få så liten gradient som möjligt. Istället för fyra olika basar finns det endast en.. 39.

(82) Figur 38,. 8.3. Kondensatorer. Figur 39, 8.3.1. Layout av en PL4-transistor. Genomskärning av en kondensator. CPLUG5. CPLUG5 kondensatorn är byggd genom att utnyttja gateoxiden mellan polylagret och kiseldiffusionen under den. Här har alltså CMOS tekniken kommit till användning.. 40.

(83) Figur 40,. 8.4. Resistanser. 8.4.1. RBBP4CC. Layout av en CPLUG5-kondensator. Resistorblocket består av två olika typer av resistorer. De olika blocken är korskopplade i den tidigare nämnda ”common centroid” - kopplingen. Eftersom de olika typerna har olika temperaturkoefficient, positiv respektive negativ är resistorblocket temperaturstabilt. Stabiliteten kommer av att om den ena typen ökar sitt värde minskar den andra typen sitt. Deras förändringar motverkar på så sätt varandra och resultatet blir att blocket i princip är temperaturstabilt. Resistansblocket är även försett med så kallade dummies. Dummies är icke aktiva element av samma typ som de aktiva. På detta sätt skyddar man dem från att intill liggande komponenter skall förstöra matchningen. Dummies gör också att de aktiva elementen sitter i en större matchning med fler komponenter än den faktiskt gör.. 41.

(84) Figur 41,. Layout av ett RBBP4CC-resistorblock. 42.

(85) 8.5. Layout av komparator. Vid den fullständiga layouten har "common centroid" -kopplingar använts så långt som möjligt. Vidare så har den totala symmetrin varit viktig. Av den anledningen har jag byggt layouten kring det kritiska ingångsteget med alla "common centroid" -kopplingar. Biasreduceringen har även den placerats med tanke på matchning. Eftersom flera transistorkopplingar i biasreduceringen skall matcha de i ingångssteget har de placerats kant i kant för bästa matchning. Ovanför ingångsteget har det stora resistorblocket placerats. Strömspeglarna har placerats nära matning respektive jord så likt kretsschemat som möjligt.. Figur 42,. Komparatorns layout. 43.

(86) 44.

(87) 9 Källförteckning 1.. Kenneth R. Laker/ Willy M.C. Sansen, Design of analog integrated circuits and systems, McGraw-Hill, Inc., 1994, ISBN 0-07-113458-1.. 2.. Bengt Molin, Förstärkarteknik, Tredje upplagan, Stiftelsen kompendieutgivningen, 1993, ISBN 91-7582-142-7.. 3.. David A. Johns/ Ken Martin, Analog integrated circuit design, John Wiley & Sons, Inc., 1997, ISBN 0-471-14448-7.. 4.. Ben G. Streetman/Sanjay Banerjee, Solid state electronic devices, Fifth edition, Prentice Hall, Inc., 2000, ISBN 0-13-025538-6. 45.

(88) 46.

No results found