Komunikace zaˇ r´ızen´ı po sbˇ ernici

(1)

Ustav radioelektroniky´ Vysok´e uˇcen´ı technick´e v Brnˇe

Komunikace zaˇ r´ızen´ı po sbˇ ernici

Mikroprocesorová technika a embedded systémy Pˇrednáˇska 4

doc. Ing. Tom´aˇs Fr´yza, Ph.D.

11. ˇr´ıjna 2011

(2)

Obsah pˇ redn´ aˇ sky

Watchdog ˇcasovaˇc

Z´akladn´ı pojmy a terminologie z mikroprocesorov´e techniky

Obvody s tˇr´ı-stavov´ym v´ystupem

Komunikace po sbˇernici

Funkce, struktura a proveden´ı pomocných obvod˚u Napájen´ı, hodinový signál, obvod reset

Programovateln´e propojky (Fuse)

Uk´azka programu v JSA a v jazyce C pro ATmega16 ˇCasovaˇc watchdog

(3)

Obsah pˇ redn´ aˇ sky

(4)

Obvod watchdog

I Obvod watchdog je ”bezpeˇcnostn´ı ˇcasovaˇc”. Jeho význam je vyvolat reset (a t´ım i znovu-nastartován´ı) mikrokontroléru v pˇr´ıpadˇe, ˇze se procesor ”ztrat´ı”, pˇr´ıp.

nevykonává program, který by mˇel.

I Nazávislý ˇcasovaˇc s oddˇeleným hodinovým systémem (frekvence je závislá na napájen´ı; VCC = 5 V ⇔ fWDT= 1 MHz).

I Bˇeˇzn´y chod programu: program opakovanˇe znovunaˇc´ıt´a, pˇr´ıp. resetuje stav ˇ

casovaˇce (napˇr. v nekoneˇcn´e smyˇcce programu) a t´ım nedojde k pˇreteˇcen´ı jeho hodnoty.

I V pˇr´ıpadˇe ”ztr´aty”programu, zacyklen´ı, apod. dojde k pˇreteˇcen´ı a k vyvol´an´ı resetu.

(5)

Watchdog perif´ erie

I Funkce watchdog ˇcasovaˇce je bˇeˇznˇe vypnuta, tj. nen´ı potˇreba se obávat nechtˇeného resetu systému.

I Povolen´ı generace resetu MCU a nastaven´ı pˇreddˇeliˇcky je ˇr´ızeno ˇr´ıdic´ım registrem WDTCR (Watchdog Timer Control Register).

42

ATmega16(L)

2466M–AVR–04/06

Internal Voltage Reference

ATmega16 features an internal bandgap reference. This reference is used for Brown- out Detection, and it can be used as an input to the Analog Comparator or the ADC. The 2.56V reference to the ADC is generated from the internal bandgap reference.

Voltage Reference Enable Signals and Start-up Time

The voltage reference has a start-up time that may influence the way it should be used.

The start-up time is given in Table 16. To save power, the reference is not always turned on. The reference is on during the following situations:

1. When the BOD is enabled (by programming the BODEN Fuse).

2. When the bandgap reference is connected to the Analog Comparator (by setting the ACBG bit in ACSR).

3. When the ADC is enabled.

Thus, when the BOD is not enabled, after setting the ACBG bit or enabling the ADC, the user must always allow the reference to start up before the output from the Analog Com- parator or ADC is used. To reduce power consumption in Power-down mode, the user can avoid the three conditions above to ensure that the reference is turned off before entering Power-down mode.

Watchdog Timer The Watchdog Timer is clocked from a separate On-chip Oscillator which runs at 1 MHz. This is the typical value at V_CC = 5V. See characterization data for typical values at other V_CC levels. By controlling the Watchdog Timer prescaler, the Watchdog Reset interval can be adjusted as shown in Table 17 on page 43. The WDR – Watchdog Reset – instruction resets the Watchdog Timer. The Watchdog Timer is also reset when it is disabled and when a Chip Reset occurs. Eight different clock cycle periods can be selected to determine the reset period. If the reset period expires without another Watchdog Reset, the ATmega16 resets and executes from the Reset Vector. For timing details on the Watchdog Reset, refer to page 41.

To prevent unintentional disabling of the Watchdog, a special turn-off sequence must be followed when the Watchdog is disabled. Refer to the description of the Watchdog Timer Control Register for details.

Figure 21. Watchdog Timer

Table 16. Internal Voltage Reference Characteristics

Symbol Parameter Min Typ Max Units

V_BG Bandgap reference voltage 1.15 1.23 1.4 V

t_BG Bandgap reference start-up time 40 70 µs

I_BG Bandgap reference current consumption 10 µA

WATCHDOG OSCILLATOR

Obr´azek:Struktura Watchdogu.

Tabulka:Pˇr´ıklad zmˇeny rychlosti ˇc´ıt´an´ı watchdogu (reg. WDTCR)

WDP2:WDP0 Pˇreteˇcen´ı (VCC = 5 V)

0b000 16 ms

0b001 33 ms

0b010 65 ms

0b011 130 ms

0b100 260 ms

0b101 520 ms

0b110 1 s

0b111 2,1 s

(6)

Obsah pˇ redn´ aˇ sky

(7)

Z´ akladn´ı pojmy mikroprocesorov´ e techniky

I Bit – zkratka z ”Binary Digit”, tj. jeden symbol v bin´arn´ı soustavˇe:

I oznaˇcen´ı ”b”. Napˇr. 8 b,

I nastaven´ı bitu (set bit) hodnota bitu = 1 (vysok´a ´uroveˇn),

I nulován´ı bitu (clear bit) hodnota bitu = 0 (n´ızká úroveˇn).

I Pamˇet’ová buˇnka zaˇr´ızen´ı nebo elektrický obvod pro uchován´ı hodnoty 1 bitu (klopný obvod, stav tranzistoru, jeden ”spot”na CD, magnetický náboj, . . .).

I Pamˇet’ové slovo mnoˇzina pamˇet’ových bunˇek urˇcité velikosti (registr z osmi klopných obvod˚u, . . .); typická velikost od 4 do 64 bit˚u.

I Pamˇet’ souˇc´astka, umoˇzˇnuj´ıc´ı uloˇzen´ı programu nebo dat v bin´arn´ı podobˇe.

Soubor urˇcit´eho poˇctu pamˇet’ov´ych slov.

I Registr – skupina pamˇet’ových bunˇek k uloˇzen´ı binárn´ı informace. Kratˇs´ı pˇr´ıstupová doba neˇz u ostatn´ıch pamˇet’ových slov.

I ˇS´ıˇrka registru – poˇcet bit˚u v registru.

I Registrov´y p´ar – dvojice registr˚u.

I Pin – vodiˇc vyveden´y vnˇe souˇc´astky.

I Port – skupina pin˚u (nejˇcastˇeji 8), umoˇzˇnuj´ıc´ı vstupnˇe/v´ystupn´ı komunikaci mikrokontrol´eru s okol´ım.

I Sbˇernice – skupina paraleln´ıch vodiˇc˚u umoˇzˇnuj´ıc´ı propojen´ı vstup˚u a v´ystup˚u nˇekolika zaˇr´ızen´ı, registr˚u, apod.

(8)

Z´ akladn´ı pojmy a terminologie

I Byte [bajt] – slovo o ˇs´ıˇrce 8 bit˚u; jedno z nejpouˇz´ıvanˇejˇs´ıch pamˇet’ov´ych slov v mikroprocesorov´e technice:

I oznaˇcen´ı ”B”. Napˇr. 16 B,

I Nibl [nibl] – slovo o ˇs´ıˇrce 4 bit˚u; polovina bytu; dˇr´ıve hojnˇe vyuˇz´ıv´ano.

I MSB (Most Significant Bit/Byte) – nejv´yznamnˇejˇs´ı bit/byte.

I LSB (Least Significant Bit/Byte) – nejménˇe významný bit/byte.

I Big-endian, Little-endian – poˇrad´ı ukl´ad´an´ı byt˚u do pamˇeti.

Obr´azek:[Wiki].

I Pamˇet’ová kapacita – celkový poˇcet bit˚u v pamˇeti, nebo v systému. Udává se ve tvaru poˇcet slov × ˇs´ıˇrka slova:

I napˇr. 8k × 16, 1k × 8, 512 × 8.

I Pozn.: Pracujeme ve dvojkov´e soustavˇe, proto:

I 1k [kilo] = 2¹⁰= 1 024 (pozor: 1k 6= 1 000),

I 1M [mega] = 2²⁰= 1 048 576,

I 1G [giga] = 2³⁰= 1 073 741 824.

(9)

Z´ akladn´ı pojmy a terminologie

Pˇr´ıklad

Co pˇredstavuje z´apis pamˇet’ov´e kapacity 4 096 × 20?

ˇReˇsen´ı

I Poˇcet slov = 4 096 (4k),

I ˇs´ıˇrka slova, tj. poˇcet bit˚u na slovo = 20 b.

Pˇr´ıklad

Necht’ je pamˇet’ová kapacita vyjádˇrena hodnotou 2k × 8 (a) Kolik slov obsahuje tato souˇcástka?

(b) Jak´a je ˇs´ıˇrka jednoho slova?

(c) Jaký je celkový poˇcet bit˚u v pamˇet’ové souˇcástce?

(10)

Z´ akladn´ı pojmy a terminologie, pamˇ eti

I Adresa – index, kter´y identifikuje pozici slova v pamˇeti;

kaˇzdé slovo má unikátn´ı adresu; nejˇcastˇeji se udává v ˇsestnáctkové soustavˇe (prefix 0x nebo$).

I Cten´ı z pamˇˇ eti (anglicky Fetch) – operace, pˇri které je binárn´ı slovo (napˇr. slovo 10 na obrázku) vyzvednuto z konkrétn´ı adresy v pamˇeti (0x0A) a pˇreneseno na jiné m´ısto.

I Zápis do pamˇeti (anglicky Store) – operace, pˇri které je nové slovo (napˇr. slovo 1 na obrázku) pˇreneseno na konkrétn´ı pozici v pamˇeti (0x01); p˚uvodn´ı informace je ztracena.

Obrázek:Uspoˇrádán´ı pamˇeti.

(11)

Uk´ azka adresov´ an´ı pamˇ et’ov´ eho slova

I Ukázka adresován´ı 8bitového slova pomoc´ı 16bitové adresy.

I MSB tvoˇr´ı vyˇsˇs´ı byte adresy, LSB tvoˇr´ı niˇzˇs´ı byte adresy

I MSB: 0b0010 1010 @$2A,

I LSB: 0b0111 0011 @$73.

I Vˇsechna pamˇet’ov´a slova jsou stejnˇe ˇsirok´a.

Adresovan´a data:

I 0b0001 0111 @$17.

Obrázek:Adresován´ı pamˇet’ového slova.

(12)

Obsah pˇ redn´ aˇ sky

(13)

Komunikace mezi zaˇ r´ızen´ımi

I Typická komunikace uvnitˇr mikrokontroléru, ale i mezi mikrokontrolérem a zaˇr´ızen´ımi prob´ıhá po paraleln´ım veden´ı, tj. po sbˇernici (u 8bitových systém˚u tvoˇrena zpravidla 8 vodiˇci).

I Vˇsechna zaˇr´ızen´ı obsahuj´ı 8bitový vstupnˇe/výstupn´ı port, pomoc´ı nˇehoˇz jsou pˇripojena na jedinou skupinu vodiˇc˚u sbˇernici. Nejedná se tedy o spojen´ı point-point.

I Aby byly eliminovány kolize na sbˇernici, kdy nˇekolik zaˇr´ızen´ı vys´ılá souˇcasnˇe – stav na sbˇernici je dán kombinac´ı v´ıce signál˚u; data jsou ”neˇcitelná”– se pouˇz´ıvaj´ı systémy s tˇr´ı-stavovými výstupy (Three State), pˇr´ıp. oddˇelovac´ı bufery

s tˇr´ıstavov´ym v´ystupem.

I Tˇr´ı-stavový výstup je ˇr´ızen povolovac´ım vstupem (Enable), který zajist´ı aktivaci vˇzdy jen jednoho zaˇr´ızen´ı, výstupy ostatn´ıch jsou ve stavu vysoké impedance.

(14)

Tˇ r´ı-stavov´ y v´ ystup

I Výstupy obsahuj´ı kromˇe stavu HIGH a LOW také stav vysoké impedance. ˇR´ızen´ı reˇzimu pomoc´ı ˇr´ıdic´ıho signálu ENABLE (E ).

I Ukázka: Symbolická znaˇcka ˇcásti tˇr´ı-stavového buferu 74HC125 (Philips):

I pouzdro obsahuje celkem 4 takov´e buˇnky,

I trojúheln´ıˇcek znamená tˇr´ı-stavový výstup,

I malé koleˇcko u ˇr´ıdic´ıho vstupu E informuje, ˇze aktivn´ı úroveˇn je n´ızká,

I nˇekteré 3stavové buffery maj´ı aktivn´ı úroveˇn vysokou (74HC126), pˇr´ıp. invertuj´ı výstupn´ı hodnotu.

Obrázek:Symbolická znaˇcka tˇr´ı-stavového bufferu 74HC125.

(15)

Tˇ r´ı-stavov´ y v´ ystup, pokraˇ cov´ an´ı

I Popis ˇcinnosti:

I E =1; výstup ve stavu vysoké impedance – výstup se chová jakoby fyzicky odpojený od sbˇernice,

I E =0; buffer pracuje v normáln´ım reˇzimu, tj. výstup X je napˇet’ový ekvivalent vstupu A.

I Tˇr´ı-stavové obvody jsou obsaˇzeny v klopných obvodech, registrech, pamˇet’ových souˇcástkách, a témˇeˇr ve vˇsech mikrokontrolérech.

(16)

Tˇ r´ı-stavov´ y v´ ystup, dokonˇ cen´ı

I Tˇr´ı-stavov´e buffery se bˇeˇznˇe pouˇz´ıvaj´ı k pˇripojen´ı nˇekolika zaˇr´ızen´ı/sign´al˚u ke sbˇernici.

A EA

B EB

C EC

74HC125 sbìrnice

Obrázek:Tˇri odliˇsné buffery pro signály A, B a C.

I V pˇr´ıpadˇe vys´ılán´ı v´ıce zaˇr´ızen´ı, dojde ke kolizi na sbˇernici (neˇzádouc´ı). ˇR´ıdic´ı signály EN mus´ı zajistit, aby ke sbˇernici bylo pˇripojeno jen jedno zaˇr´ızen´ı.

(17)

Obsah pˇ redn´ aˇ sky

(18)

Paraleln´ı pˇ renos dat mezi registry

I Registry hraj´ı významnou úlohu v mikroprocesorové technice. Ze softwarového pohledu je mikrokontrolér systémem registr˚u, mezi kterými je binárn´ı informace pˇresunována a zpracovávána.

I Existuj´ı dva zp˚usoby pˇresunu dat mezi registry:

I paraleln´ı, s´eriov´y.

Obr´azek:Paraleln´ı pˇrenos dat.

I Ukázka: Dvojice 3bitových registr˚u X a Y, které jsou tvoˇreny klopnými obvody typu D, ˇr´ızených hranou.

I Pˇresun dat je ˇr´ızen hodinov´ym sign´alem CLK.

(19)

Paraleln´ı a s´ eriov´ y pˇ renos dat mezi registry

I Symbolick´y z´apis pˇrenosu dat: [X]→[Y] (pˇresun obsahu registru X do registru Y).

I Hodinový pulz aplikován na vstupy CLK zp˚usob´ı pˇresun dat z výstup˚u X2, X1, X0

(vstupy DY) na v´ystupy Y2, Y1, Y0.

I Jedná se o paraleln´ı pˇresun, protoˇze celý obsah registru X se pˇrekop´ıruje do Y najednou (pomoc´ı jedné hrany ˇr´ıdic´ıho signálu).

I Ukázka: Sériový pˇrenos dat prostˇrednictv´ım 3bitového posuvného registru (klopné obvody typu JK, ˇr´ızené hranou).

Obr´azek:Posuvn´y (shift) registr.

(20)

S´ eriov´ y pˇ renos dat mezi registry

Obrázek:Sériový pˇrenos dat.

I Pˇri aktivn´ı hranˇe signálu CLK jsou hodnoty vstupn´ıch signál˚u klopných obvod˚u pˇrekop´ırovány na výstupy (tj. na vstupy obvod˚u vpravo).

I Data z výstupu posledn´ıho KO jsou ztracena. Sériový pˇrenos vyˇzaduje v´ıce ˇcasu (jeden bit vyˇzaduje jeden pulz), ale ménˇe vodiˇc˚u.

(21)

S´ eriov´ y pˇ renos dat mezi registry, pˇ r´ıklad

Pˇr´ıklad

Pˇrenos dat [X]→[Y]; necht’ [X]=101, [Y]=011 a S = 0

ˇReˇsen´ı

1. pulz: [X]=010, [Y]=101 2. pulz: [X]=001, [Y]=010 3. pulz: [X]=000, [Y]=101

Tabulka:Postupn´e posouv´an´ı dat.

S X2 X1 X0 Y2 Y1 Y0

0 1 0 1 0 1 1 pˇred 1. pulzem

0 0 1 0 1 0 1 po 1. pulzu

0 0 0 1 0 1 0 po 2. pulzu

0 0 0 0 1 0 1 po 3. pulzu

(22)

Komunikace mezi zaˇ r´ızen´ımi

Pˇr´ıklad

Jakým zp˚usobem zajistit bezpeˇcný pˇrenos dat ze zaˇr´ızen´ı ˇc. 2 do ˇr´ıdic´ı jednotky? (Necht’ ˇr´ıdic´ı jednotka v tomto pˇr´ıpadˇe shromaˇzd’uje informace od jednotlivých zaˇr´ızen´ı).

Pˇr´ıklad

Jaké napˇet’ové úrovnˇe budou na datové sbˇernici v pˇr´ıpadˇe, ˇze vˇsechna zaˇr´ızen´ı budou ve stavu vysoké impedance?

Obr´azek:Komunikace po sbˇernici.

(23)

Pˇ r´ıklad pˇ renosu dat po sbˇ ernici

I Pˇr´ıklad zapojen´ı tˇr´ı 4bitových registr˚u 74173 (4bitový 3stavový klopný obvod typu D) na 4bitovou sbˇernici, tvoˇrenou vodiˇci DB3–DB0.

I Registry obsahuj´ı tˇri ˇr´ıdic´ı sign´aly:

I IE (Input Enable) – n´ızk´a ´uroveˇn aktivuje vstupn´ı obvody,

I OE (Output Enable) – n´ızká úroveˇn aktivuje výstupn´ı obvody,

I CLK – hodinov´y sign´al.

Pˇr´ıklad

Zajistˇete pˇrenos dat z registru B do registru A, [B]→[A]. Necht’ [B] = 1100.

Obr´azek:4bitov´e registry 74173.

(24)

Pˇ r´ıklad pˇ renosu dat po sbˇ ernici, ˇ reˇ sen´ı

ˇReˇsen´ı

I V´ystupy:

I pouze registr B mus´ı m´ıt aktivn´ı v´ystupn´ı obvody, tj. OEA=1, OEC=1, OEB=0,

I obsah registru B je t´ım zaps´an na datovou sbˇernici.

I Vstupy:

I pouze registr A mus´ı m´ıt aktivn´ı vstupn´ı obvody, tj. IEA=0, IEB=1, IEC=1.

I Následuj´ıc´ı aktivn´ı hrana hodinového signálu zajist´ı pˇrenos (pˇreˇcten´ı) dat ze sbˇernice do klopných obvod˚u registru A.

I Pˇrenos dat je tedy zajiˇstˇen generov´an´ım korektn´ı posloupnost´ı ˇr´ıdic´ıch sign´al˚u – zajiˇst’uje ˇr´ıdic´ı jednotka.

(25)

Pˇ r´ıklad pˇ renosu dat po sbˇ ernici, ˇ reˇ sen´ı

Reˇˇ sen´ı

I Platn´a data jsou v registru A pˇreneseny v ˇcasov´em intervalu t1− t₂.

Obr´azek:Casov´ˇ e pr˚ubˇehy.

Pˇr´ıklad

Proˇc je aktivn´ı úroveˇn ˇr´ıdic´ıch signál˚u v n´ızké úrovni?

(26)

Rozˇ s´ıˇ ren´ı sbˇ ernice

I Bˇeˇznˇe se pouˇz´ıvá vˇetˇs´ı poˇcet registr˚u neˇz 3. Obecnˇe lze na sbˇernici pˇripojit libovolný poˇcet registr˚u. Zvyˇsuje se t´ım ale poˇcet ˇr´ıdic´ıch signál˚u OE , IE a vstupnˇe/výstupn´ıch vodiˇc˚u.

I Obdobnˇe jako u 4bitové sbˇernice funguj´ı sbˇernice 8bitové, 16bitové, nebo 32bitové.

I Zobecnˇen´y princip:

I jeden registr (pamˇet’ová buˇnka, zaˇr´ızen´ı) má aktivované výstupn´ı obvody a zapisuje data na sbˇernici,

I jiné zaˇr´ızen´ı má aktivované vstupn´ı obvody, ˇc´ımˇz m˚uˇze data ze sbˇernice ˇc´ıst,

I pˇri aktivn´ı hranˇe hodinového signálu dojde k zápisu dat do registru – synchronn´ı ˇr´ızen´ı.

I ˇS´ıˇrka sbˇernice (poˇcet vodiˇc˚u) je dána ˇs´ıˇrkou datového slova, pˇrenáˇseného v systému. 8bitové slovo ⇒ 8 vodiˇc˚u, 16bitové slovo ⇒ 16 vodiˇc˚u, . . . Nˇekteré systémy obsahuj´ı kombinac´ı nˇekolika r˚uznˇe-ˇsirokých sbˇernic.

I Poˇcet zaˇr´ızen´ı, pˇripojených na sbˇernici je rozd´ılný pˇr´ıpad od pˇr´ıpadu. Závis´ı na velikosti pamˇeti systému a na poˇctu vstupn´ıch a výstupn´ıch zaˇr´ızen´ıch, které mus´ı s CPU komunikovat po sbˇernici.

I Vˇsechna zaˇr´ızen´ı mus´ı b´yt pˇripojena pˇres 3stavov´e buffery:

I nˇekter´a zaˇr´ızen´ı tyto buffery jiˇz obsahuj´ı pˇr´ımo na ˇcipu, napˇr. registry 74173 (viz v´yˇse),

I ostatn´ı zaˇr´ızen´ı mus´ı b´yt ke sbˇernici pˇripojeny pˇres tzv. ˇradiˇc sbˇernice (Bus Driver).

(27)

Radiˇ ˇ c sbˇ ernice/Bus Driver

I Radiˇˇ c sbˇernice obsahuje 3stavový výstup s velmi n´ızkou výstupn´ı impedanc´ı, coˇz zp˚usobuje rychlé nab´ıjen´ı a vyb´ıjen´ı celkové kapacitn´ı reaktance (odpor) sbˇernice

⇒ kr´atk´e doby pˇrechodu. (ˇRadiˇc sbˇernice tedy nezhorˇsuje doby pˇrechodu.)

I Kapacitn´ı odpor je tvoˇren kumulac´ı parazitn´ıch kapacitanc´ı vˇsech vstup˚u a v´ystup˚u, pˇripojen´ych ke sbˇernici a m˚uˇze zhorˇsit doby pˇrechodu.

I Pˇr´ıklad ˇradiˇce sbˇernice – 8bitov´y 74HC541.

(28)

Vyuˇ zit´ı ˇ radiˇ ce sbˇ ernice

I Pˇripojen´ı výstupu 8bitového A/D pˇrevodn´ıku k datové sbˇernici pomoc´ı 74HC541.

Tabulka:Funkˇcn´ı tabulka.

OE1 OE0 An Yn

0 0 0 0

0 0 1 1

1 X X Z

X 1 X Z

Obr´azek:Radiˇˇ c sbˇernice

(29)

Zjednoduˇ sen´ a reprezentace ˇ casov´ ych pr˚ ubˇ eh˚ u

I Casov´ˇ e pr˚ubˇehy jednotlivých signál˚u na sbˇernici lze z d˚uvodu pˇrehlednosti zápisu sdruˇzit do jediného pr˚ubˇehu – výhodné u systém˚u s 8, 16, nebo s 32 vodiˇci.

I Uk´azka: Pˇrenos dat ze zaˇr´ızen´ı B do A, viz pˇredeˇsl´y pˇr´ıpad [B]=1100:

I OE_B=0; IE_A=0,

I ostatn´ı ˇr´ıdic´ı vstupy/v´ystupy nejsou zakresleny.

I Platn´a data na sbˇernici v dobˇe trv´an´ı aktivn´ı

´

urovnˇe hodinov´eho impulsu (interval t2− t₁).

I Neplatn´a data v intervalech t1− t0a t3− t2.

Obrázek:Zjednoduˇsené ˇcasové pr˚ubˇehy.

(30)

Zjednoduˇ sen´ a reprezentace sbˇ ernic

I Z d˚uvodu pˇripojen´ı velkého mnoˇzstv´ı zaˇr´ızen´ı ke sbˇernici se pouˇz´ıvá zjednoduˇsené znázornˇen´ı vodiˇc˚u ve schématech:

I pomoc´ı ˇsirokých ˇsipek; ˇc´ıslo v [·] znázorˇnuje ˇs´ıˇrku registr˚u/poˇcet pˇripojených vodiˇc˚u,

I pomoc´ı jedin´eho vodiˇce (fyzicky nespojeno) s indikovanou ˇ

s´ıˇrkou (poˇctem bit˚u) \4.

Obr´azek:4bitov´y registr 74173 a MCU ATtiny11.

Obrázek:Zjednoduˇsené znázornˇen´ı sbˇernice.

(31)

Obousmˇ ern´ a sbˇ ernice

I Uvaˇzovaný obvod (registr 74173) má vstupy i výstupy napojené na shodný vodiˇc datové sbˇernice, napˇr. vstupn´ı signál DC 0je propojen s výstupem OC 0pˇres vodiˇc DB0(neplat´ı pˇri pouˇzit´ı ˇradiˇce sbˇernice):

I D_{C 0}– vstup ˇc. nula registru C,

I OC 0– v´ystup ˇc. nula registru C.

I Z d˚uvodu sn´ıˇzen´ı poˇctu pin˚u, bylo vyvinuto uspoˇrádán´ı s propojen´ım vstup˚u a výstup˚u uvnitˇr integrovaných obvod˚u.

I Kaˇzdý pin (I0/O0aˇz In/On) m˚uˇze pracovat jako vstupn´ı nebo výstupn´ı v závislosti na ˇr´ıdic´ıch signálech. Proto jsou piny I/O nazývány jako obousmˇerné datové linky.

I Mnoho pamˇet’ov´ych obvod˚u a mikroprocesor˚u samozˇrejmˇe umoˇzˇnuje obousmˇern´y pˇrenos.

(32)

Obousmˇ ern´ a sbˇ ernice

Obr´azek:Propojen´ı I/O pin˚u uvnitˇr obvodu.

(33)

Adresn´ı, datov´ a, ˇ r´ıdic´ı sbˇ ernice

I V mikroprocesorov´ych syst´emech se obecnˇe vyskytuj´ı tˇri typy sbˇernic.

I Adresn´ı sbˇernice: pˇren´aˇs´ı n-bitovou adresu z mikroprocesoru do pamˇeti:

I mikrokontrol´ery AVR obsahuj´ı 16bitovou adresn´ı sbˇernici, tj. mohou adresovat 2¹⁶= 65 536 pozic v pamˇeti nebo ve vstupnˇe/v´ystupn´ım zaˇr´ızen´ı,

I ˇcten´ı/zápis z/do pamˇeti mus´ı být doprovázen pˇr´ısluˇsným ˇr´ıdic´ım signálem.

I Datová sbˇernice: obousmˇerná 8bitová sbˇernice (u 8bitových systém˚u) pro pˇrenos dat do/z pamˇeti.

I Datová sbˇernice nemus´ı obsahovat jen ”data”, ale také instrukce, které maj´ı být vykonány.

I R´ıdic´ı sbˇˇ ernice je skupina vˇsech ˇcasovac´ıch a ˇr´ıdic´ıch sign´al˚u, nutn´ych pro korektn´ı

synchronizaci operac´ı mikroprocesoru s ostatn´ımi souˇc´astmi syst´emu.

I Nˇekteré ˇr´ıdic´ı signály jsou výstupem mikroprocesoru a nˇekteré jsou vstupy od I/O zaˇr´ızen´ı. Poˇcet a typ signál˚u se liˇs´ı,

I Mezi základn´ı signály patˇr´ı READ/WRITE, generovaný mikroprocesorem a obsahuj´ı ho vˇsechny mikroprocesory (pˇr´ıp. jeho ekvivalent),

I Sign´al Enable.

Obrázek:Zjednoduˇsené blokové schéma MCU typu AVR.

(34)

Obsah pˇ redn´ aˇ sky

(35)

Pomocn´ e obvody ˇ r´ıdic´ı aplikace

I Nen´ı vˇzdy nutné vyuˇz´ıvat výkonné mikrokontroléry. U jednoduchých aplikac´ı postaˇc´ı napˇr. ATtiny12 (pouzdro PDIP8).

I Jednoduché ˇr´ıdic´ı aplikace s mikrokontroléry vyˇzaduj´ı (po hardwarové stránce):

I zdroj nap´ajen´ı,

I zdroj hodinov´eho sign´alu,

I resetovac´ı obvod.

Obr´azek:Blokov´e zapojen´ı ˇr´ıdic´ı aplikace.

(36)

Pomocn´ e obvody ˇ r´ıdic´ı aplikace, pokraˇ cov´ an´ı

I Typ napájen´ı závis´ı na mobiln´ı/desktopové aplikaci:

I napájen´ı z bateri´ı, z rozvodné s´ıtˇe s transformac´ı, z datových port˚u PC (RS-232, USB), pomoc´ı solárn´ıch panel˚u, . . .,

I hodinový signál procesoru ˇr´ıd´ı ˇcasován´ı AVR jádra. Od nˇeho jsou odvozeny ˇ

casovac´ı sign´aly pro vˇsechny perif´erie (Flash, A/D pˇrevodn´ık, I/O modul, ˇc´ıtaˇc, . . .),

I obecné moˇznosti generován´ı hodinového signálu:

I extern´ı zdroj hodinov´eho sign´alu na vstupn´ım pinu XTAL1,

I vnˇejˇs´ı RC oscil´ator: RC oscil´ator zp˚usobuje n´ızkou ˇcasovou pˇresnost,

I intern´ı RC oscilátor: n´ızká ˇcasová pˇresnost; bˇeˇzné hodnoty jsou 1, 2, 4 a 8 MHz, závislost pˇresnosti oscilac´ı na napˇet´ı, nejsou potˇreba ˇzádné extern´ı souˇcástky.

(37)

Pomocn´ e obvody ˇ r´ıdic´ı aplikace, dokonˇ cen´ı

I Moˇznosti generován´ı hodinového signálu, pokraˇcován´ı:

I intern´ı hodinový generátor s extern´ım krystalem: nejrozˇs´ıˇrenˇejˇs´ı varianta; vstupy XTAL1 a XTAL2 pˇredstavuj´ı vstup a výstup invertuj´ıc´ıho zesilovaˇce oscilátoru; vyˇzaduje jen dva kondenzátory (typické hodnoty od 12 pF do 22 pF).

Obr´azek:Extern´ı krystal.

Pozn.: Zdroj hodinového signálu je vybrán na základˇe tzv. programovatelné propojky (viz dále). Propojky je moˇzné pˇreprogramovat.

ATmega16 je dodáván s pˇrednastaveným intern´ım RC oscilátorem o frekvenci 1 MHz.

(38)

Sniˇ zov´ an´ı spotˇ reby

I Vhodnou zmˇenou softwaru lze sn´ıˇzit proudov´y odbˇer; vyˇsˇs´ı ˇzivotnost bateri´ı.

Obr´azek:Testovac´ı aplikace s ATmega88PA [AVR4013].

I Viz napˇr. Application Note AVR4013: picoPower Basics:

I jeden A/D pˇrevod,

I simulace 1000 fáz´ı “zpracován´ı signálu”,

I pˇrevod hodnoty na ASCII ˇretˇezec,

I vysl´an´ı dat pˇres UART,

I a znovu . . .

(39)

Sniˇ zov´ an´ı spotˇ reby

Tabulka:Doba trv´an´ı testovac´ı aplikace.

Metody redukce spotˇreby Zivotnost baterieˇ

ˇZ´adn´a 6 s

Oˇsetˇren´ı nepouˇzitých pin˚u a intern´ıch periféri´ı 9 s Pˇreddˇeliˇcka hodinového signálu 40 s

Reˇzimy sn´ıˇzen´e spotˇreby 198 s

Redukce doby v aktivn´ım m´odu 217 s

(1) fCPU= 8 MHz, UART 19 200 Bd, polling (opakovan´e dotazov´an´ı) ˇcasovaˇce 2, zda uplynula 1 s.

(2) Pouˇzit´ı pull-up rez. u nevyuˇzitých pin˚u – nepˇrekláp´ı se; odpojen´ı napájen´ı od nevyuˇz´ıvaných periféri´ı (SPI, TWI, Timer0, Timer1).

(3) Sn´ıˇzen´ı frekvence fCPU= 2 MHz, UART 19 200 Bd.

(4) Bˇehem ˇcekán´ı na dalˇs´ı zpracován´ı → sleep mód (idle, sleep, power save).

(5) Softwarové kalibrován´ı oscilátoru pro zvýˇsen´ı pˇrenosové rychlosti 115,5 kbps;

pˇreddˇeliˇcka CPU z˚ust´av´a.

(40)

Sniˇ zov´ an´ı spotˇ reby – uk´ azka nˇ ekter´ ych funkc´ı avr-libc

1 #i n c l u d e<a v r / i o . h> // h e a d e r f i l e f o r ATtiny44A m i c r o c o n t r o l l e r 2 #i n c l u d e<a v r / s l e e p . h> // s l e e p e n a b l e ( ) , s l e e p d i s a b l e ( ) , s l e e p c p u ( ) 3 #i n c l u d e<a v r / p o w e r . h> // s e e g o o g l e : `` a v r l i b c power ' '

4 . . . 5

6 p o w e r _ t i m e r 0 _ d i s a b l e ( ) ; // t u r n o f f t i m e r / c o u n t e r 0 7 p o w e r _ t i m e r 1 _ d i s a b l e ( ) ; // t u r n o f f t i m e r / c o u n t e r 1 8 p o w e r _ a d c _ d i s a b l e ( ) ; // t u r n o f f ADC

9 p o w e r _ u s i _ e n a b l e ( ) ; // t u r n on u s i ( U n i v e r s a l S e r i a l I n t e r f a c e ) 10

11 // p r e s c a l e s y s t e m c l o c k f r o m 8 MHz t o 500 kHz 12 c l o c k _ p r e s c a l e _ s e t ( c l o c k _ d i v _ 1 6 ) ;

13

14 // s e t s l e e p mode t o Power−s a v e 15 s e t _ s l e e p _ m o d e ( S L E E P _ M O D E _ P W R _ S A V E ) ; 16

17 // e n a b l e s l e e p ( p o s s i b l e t o p u t t h e d e v i c e i n t o s l e e p mode when e x e c u t i n g ←- t h e s l e e p i n s t r u c t i o n )

18 s l e e p _ e n a b l e ( ) ; 19

20 s l e e p _ b o d _ d i s a b l e ( ) ; // d i s a b l e BOD w h i l e i n s l e e p mode 21 s l e e p _ c p u ( ) ; // e x e c u t e s l e e p i n s t r u c t i o n

(41)

Reset syst´ emu

I Pˇreruˇsen´ı reset m´a nejvyˇsˇs´ı prioritu m˚uˇze pˇreruˇsit jiˇz bˇeˇz´ıc´ı obsluhy vˇsech pˇreruˇsen´ı, nebo vykon´avaj´ıc´ı program.

I Události vyvolávaj´ıc´ı reset systému:

I úroveˇn na resetovac´ım pinu mikrokontroléru je niˇzˇs´ı neˇz práh V_POT (Power-on reset threshold),

I extern´ı reset: pˇr´ıtomnost n´ızk´e ´urovnˇe na vstupu Reset

I pˇreteˇcen´ı ochrann´eho ˇcasovaˇce watchdog (mus´ı b´yt povoleno),

I napájec´ı napˇet´ı má niˇzˇs´ı úroveˇn neˇz práh V_BOT(Brown-out reset threshold) (mus´ı být povoleno),

I reset pomoc´ı JTAG rozhran´ı.

I Reset zp˚usob´ı opˇetovný výkon programu od adresy 0x0000 (reset vektor) a slouˇz´ı k nastaven´ı mikrokontroléru do definovaného (známého) stavu, tj.:

I vˇsechny perif´erie (vˇcetnˇe watchdogu) jsou odpojeny,

I vˇsechny paraleln´ı I/O porty jsou nastaveny jako vstupn´ı,

I vˇsechna pˇreruˇsen´ı jsou vypnuta.

(42)

Generov´ an´ı extern´ıho resetu

I Procesory maj´ı kromˇe vnitˇrn´ıho resetovac´ıho obvodu, který je závislý na napájec´ım napˇet´ı, také extern´ı resetovac´ı obvod:

I pomoc´ı tlaˇc´ıtka,

I pomoc´ı generátor˚u resetovac´ıho signálu, kdy je napájec´ı napˇet´ı monitorováno a pˇri jeho poklesu je generován reset impulz. Napˇr.: FM1233A (Fairchild Semiconductor), ADM709 (Analog Devices), . . .,

I oˇsetˇren´ı stisku je hardwarovˇe realizováno uvnitˇr mikrokontroléru, nebo unvitˇr extern´ıho generátoru.

Obr´azek:Tlaˇc´ıtko.

Obr´azek:Extern´ı gener´ator reset.

(43)

Obsah pˇ redn´ aˇ sky

(44)

Programovateln´ e propojky

I Programovateln´e propojky (anglicky: Fuse bits) upˇresˇnuj´ı pouˇzit´ı nˇekter´ych periferi´ı. ATmega16 obsahuje dva byty tˇechto propojek:

I povolen´ı/zakázán´ı ladˇen´ı na ˇcipu, pouˇzit´ı rozhran´ı JTAG (programován´ı + ladˇen´ı aplikac´ı), pouˇzit´ı sériového programován´ı, urˇcen´ı velikosti bootovac´ı sekce ve Flash, volba start-up prodlevy, volba hodinového zdroje, . . .

Fuse Popis funkce

OCDEN Povolen´ı ladˇen´ı pˇr´ımo na ˇcipu.

JTAGEN Povolen´ı JTAG rozhran´ı.

SPIEN Povolen´ı sériového programován´ı ISP.

CKOPT Clock options.

EESAVE Moˇznost uchov´an´ı EEPROM dat i po smaz´an´ı ˇcipu.

BOOTSZ1:0 Velikost bootovac´ı sekce ve Flash (128 aˇz 1 024 slov).

BOOTRST Vektory pˇreruˇsen´ı do bootovac´ı sekce.

BODLEVEL Výbˇer úrovnˇe detekce výpadku napájen´ı (brown-out).

BODEN Povolen´ı detekce v´ypadku nap´ajen´ı.

SUT1:0 V´ybˇer start-up prodlevy (0; 4,1 ms, 65 ms).

CKSEL3:0 Výbˇer zdroje hodinového signálu.

I Pozn.: AVR Fuse Calculator (http://www.engbedded.com/fusecalc/).

(45)

Um´ıstˇ en´ı JTAG (Joint Test Action Group)

Obrázek:Pouzdro mikrokontroléru ATmega16 – um´ıstˇen´ı periférie JTAG.

(46)

Bootovac´ı ˇ c´ ast pamˇ eti Flash

I Programov´a pamˇet’ Flash je rozdˇelena na dvˇe ˇc´asti:

I aplikaˇcn´ı ˇcást (anglicky: Application section): k uloˇzen´ı aplikace, která se má vykonávat,

I bootovac´ı ˇcást (anglicky: Boot loader section): zde m˚uˇze být uloˇzen program, který umoˇzˇnuje pˇreprogramován´ı aplikaˇcn´ı (i bootovac´ı) ˇcásti Flash.

I Bootloader umoˇzˇnuje komunikovat s ”okoln´ım svˇetem”pomoc´ı dostupných protokol˚u (UART, SPI, I2C, . . .) a také umoˇzˇnuje mˇenit obsah aplikaˇcn´ı ˇcásti programové pamˇeti.

I Vyuˇzit´ı: program´ator (propojen´ı PC softwaru a prog. pamˇeti MCU) – aktualizace firmwaru elektronick´ych zaˇr´ızen´ı.

I Velikost bootovac´ı ˇcásti je nastavitelná pomoc´ı propojky BOOTSZ1:0 na hodnoty 128, 256, 512 nebo 1 024 pamˇet’ových slov.

I Je moˇznost pˇresunout vektory pˇreruˇsen´ı do bootovac´ı ˇc´asti.

(47)

Obsah pˇ redn´ aˇ sky

(48)

Casovaˇ ˇ c watchdog v JSA

I Intern´ı (”hl´ıdac´ı”) ˇcasovaˇc watchdog je nutné opakovanˇe nulovat – typicky v nekoneˇcné smyˇcce. Pˇri pˇreteˇcen´ı zp˚usob´ı reset systému.

I Nulov´an´ı pomoc´ı instrukce WDR – Watchdog Reset.

I Pˇreteˇcen´ı m˚uˇze b´yt zp˚usobeno pomalou obsluhou pˇreruˇsen´ı/podprogram˚u, nebo zacyklen´ım vnˇe nekoneˇcn´e smyˇcky.

I Ovl´ad´an´ı prostˇrednictv´ım WDTCR (Watchdog Timer Control Register):

I WDE – Watchdog Enable,

I WDP – Watchdog Timer Prescaler.

(49)

Casovaˇ ˇ c watchdog v JSA

1 . i n c l u d e <m16def . inc> ; p o p i s n ´y s o u b o r ATmega16

2 . cseg ; pamˇet’ov´y s e g m e n t F l a s h

3 . org 0 x0000 ; u l o ˇz od a d r e s y 0 x 0 0 0 0

4 RJMP r e s e t ; s k o ˇc na n ´a v ˇe ˇs t´ı r e s e t

5 . org 0 x0002 ; v e k t o r p ˇr e r u ˇs e n´ı INT0

6 RJMP t l a c i t k o ; s k o ˇc na n ´a v ˇe ˇs t´ı t l a c i t k o 7

8 . org 0 x002A ; u l o ˇz od a d r e s y 0 x002A

9 r e s e t :

10 . . . ; d e f i n i c e z ´a s o b n´ık u

11 . . . ; n a p l n ˇe n´ı I /O r e g i s t r ˚u

12 LDI R16 , (1<<WDE ) |(1<<W D P 2 ) |(1<<W D P 1 ) |(1<<W D P 0 )

13 OUTWDTCR , R16 ; p o v o l e n´ı w a t c h d o g u

14 ; pˇr e d d ˇe l i ˇc k a @ 2 , 1 s

15 SEI ; g l o b ´a l n´ı p o v o l e n´ı p ˇr e r u ˇs e n´ı 16

17 l o o p : ; n e k o n eˇc n ´a smyˇcka

18 WDR ; n u l o v ´a n´ı w a t c h d o g u

19 RJMP l o o p ; s k o k na n ´a v ˇe ˇs t´ı l o o p

20

21 t l a c i t k o :

22 . . . ; o b s l u h a p ˇr e r u ˇs e n´ı INT0

23 RJMP t l a c i t k o ; CHYBN´E z a c y k l e n´ı

24 RETI ; u k o n ˇc e n´ı o b s l u h y p ˇr e r u ˇs e n´ı

(50)

Casovaˇ ˇ c watchdog v jazyce C

I Vloˇzen´ı instrukce AVR do zdrojového kódu v jazyce C bez nutnosti pˇredáván´ı parametr˚u:

I funkce asm() ;

I parametrem je ˇretˇezec obsahuj´ıc´ı posloupnost instrukc´ı, kter´e se maj´ı pˇr´ımo vloˇzit do pˇrekompilovan´e aplikace,

I jednotliv´e instrukce lze oddˇelovat \n:

Napˇr.: asm( “WDR\nDEC R16” ) ;

(51)

Casovaˇ ˇ c watchdog v jazyce C

1 #i n c l u d e<a v r \ i o . h> // h l a v i ˇc k o v ´y s o u b o r p r o MCU 2 #i n c l u d e<a v r \ i n t e r r u p t . h>// h l a v . s o u b o r p r o p ˇr e r u ˇs e n´ı 3

4 ISR ( I N T 0 _ v e c t ) { // o b s l u h a e x t e r n´ıh o p ˇr e r u ˇs e n i INT0

5 . . . // k´od o b s l u h y p ˇr e r u ˇs e n´ı

6 w h i l e( 1 ) ; // CHYBN´E z a c y k l e n´ı

7 }

8

9 i n t m a i n ( v o i d ) {

10 . . . // k´od h l a v n´ı f u n k c e

11 W D T C R |= (1<<WDE ) |(1<<W D P 2 ) |(1<<W D P 1 ) |(1<<W D P 0 ) ;

12 // p o v o l e n´ı w a t c h d o g u

13 // pˇr e d d ˇe l i ˇc k a @ 2 , 1 s

14 sei ( ) ; // p o v o l e n´ı g l o b ´a l n´ıh o p ˇr e r u ˇs e n´ı 15 w h i l e( 1 ) { // n e k o n eˇc n ´a smyˇcka

16 asm ( ”WDR” ) ; // n u l o v ´a n´ı w a t c h d o g u 17

18 }

19 r e t u r n( 1 ) ; // v ´y s t u p n´ı h o d n o t a f u n k c e = 1

20 }