N˚ agot om implementering med logiska grindar och vippor
Styrsystemet kan implementeras med hj¨alp av logiska grindar och vippor. H¨arvid representeras till-st˚andsvariablerna som utsignaler fr˚an vippor. F¨or att minimera antalet vippor utnyttjas det faktum att man med n st. logiska variabler kan beskriva 2n st. tillst˚and.
F¨or att t.ex. beskriva 4 tillst˚and r¨acker det med 2 vippor, varvid de 4 tillst˚anden representeras av (00), (01), (11), (10). Liksom tidigare b¨or den kombinatoriska delen av n¨atet planeras s˚a att det ¨ar hasard-fritt (jmf. avsnitt 2.3). I sekventiella n¨at av den typ som visas i Fig. 3.1 tillkommer dessutom problemet som uppst˚ar p.g.a. att vippornas reaktionstider inte ¨ar exakt desamma. Detta leder till att systemets beteende vid en tillst˚andsf¨or¨andring kommer att best¨ammas av den vippa vars utsignal reagerar f¨orst.
Resultatet ¨ar en s.k. kappl¨opning (eng. race), vid vilken systemet genomg˚ar ett antal tillst˚andsf¨or¨ andring-ar till ett nytt stabilt tillst˚and, som kan vara det korrekta nya tillst˚andet eller inte, beroende p˚a vilken vippa som reagerar snabbast. Systemet kan ocks˚a b¨orja oscillera mellan ett antal tillst˚and, utan att hitta ett nytt stabilt tillst˚and. Kappl¨opningar och oscillationer undviks i princip p˚a liknande s¨att som hasard:
konstruera systemet s˚a att tv˚a vippor ej ¨andrar tillst˚and samtidigt.
3.2 Deterministiska sekvensstyrningsproblem
I avsnitt 3.1 behandlades n¨armast sk. stokastiska sekvensstyrningsproblem, d¨ar systemet b¨or fungera p˚a ett specificerat s¨att f¨or en m¨angd olika insignalsekvenser.
Deterministiska sekvensstyrningsproblem kan uppfattas som ett specialfall av de mera generella stokas-tiska sekvensstyrningsproblemen, med en p˚a f¨orhand given insignalsekvens. Metodiken i avsnitt 3.1 kan d¨arf¨or ocks˚a till¨ampas f¨or deterministiska sekvensstyrningsproblem. P.g.a. sin enklare struktur existerar emellertid ocks˚a andra procedurer som i praktiken till¨ampas f¨or problem av denna typ.
FUP
FUP (ty. Funktionsplan), ”funktionsdiagram”, ¨ar en tysk standard (DIN 40718) f¨or beskriving av sekven-tiella styrproblem. I denna anges processens olika steg grafiskt i form av numrerade rutor. Vid dessa anges villkor som b¨or g¨alla f¨or att processen skall ¨overg˚a till ifr˚agavarande steg, en beskrivning av funktionerna hos processen vid skedet i fr˚aga, samt villkor f¨or senare steg i processen.
6 villkor f¨or steg 4
F¨oljd av framg˚ansrikt utf¨ord aktion
Konjunktiva villkor f¨or steg 5 (alternativ beteckning)
Disjunktiva villkor f¨or steg 6
Figur 3.6: Funktionsplan
42 KAPITEL 3. SEKVENSSTYRNINGSPROBLEM
Exempel 3.2 Betrakta processen i Fig. 3.7. Den ¨onskade funktionen ¨ar f¨oljande. Processen skall kunna startas med en START-signal, varvid ventilerna VA och VB ¨oppnas (VA = 1, VB = 1) f¨orutsatt att beh˚allarna A resp. B ¨ar fulla (HA= 1 resp. HB = 1) och reaktorn ¨ar tom (LR= 0). Efter t¨omning av beh˚allarna (LA= 0 resp. LB= 0) skall ventilerna VA resp. VB st¨angas (VA= 0, VB = 0), och omr¨orning och uppv¨armning sl˚as p˚a (y1= 1, y2= 1). Reaktorinneh˚allet skall omr¨oras och uppv¨armas i t = 10 min, varefter reaktorn t¨oms (VR = 1). Efter genomf¨ord sekvens skall processen ˚ater kunna startas med en START-signal, f¨orutsatt att ovan angivna villkor ¨ar uppfyllda. En funktionsplan f¨or processen ses i Figur 3.8.
Figur 3.8: Funktionsplan f¨or reaktor
3.2. DETERMINISTISKA SEKVENSSTYRNINGSPROBLEM 43 I vissa automationssystem kan man kompilera funktionsplaner direkt. Utan denna m¨ojlighet s˚a kan man p˚a basen av funktionsplanen kan en primitiv tillst˚andstabell uppst¨allas, och systemets logik kan planeras p˚a basen av denna p˚a samma s¨att som i avsnitt 3.1, genom l¨ampligt beaktande av parallella processteg.
Detta f¨orfarande rekommenderas f¨or processer med l˚anga sekvenser, d˚a det kan vara viktigt att f¨orenkla logiken genom kombination av tillst˚and. Deterministiska sekventiella processer inneh˚aller emellertid i allm¨anhet mycket f¨arre tillst˚and ¨an stokastiska sekventiella processer. D¨arf¨or planeras logiken ofta direkt p˚a basen av funktionsplanen. F¨or att illustrera proceduren skall vi i detta exempel v¨alja detta f¨orfarande.
Det ¨ar dock viktigt att komma ih˚ag att logiken kan f¨orenklas enligt metoderna i avsnitt 3.1.
F¨or att realisera tidsf¨ordr¨ojningen i processteg 4 beh¨ovs n˚agon typ av tidsf¨ordr¨ojningsfunktion. I praktiska realiseringar, t.ex. med en programmerbar logik, finns vanligen olika typer av tidsf¨ordr¨ojningsfunktioner.
Vi skall h¨ar anv¨anda oss av en vanligt f¨orekommande funktion av denna typ.
Vi introducerar en logisk ”timer”-funktion TMR med insignalen xT M R och utsignalen xT M R[∆t]: H¨ar ¨ar TMR
∆t
-
-xT M R xT M R[∆t]
Figur 3.9: Timer
∆t(≥ 0) ett argument som kan v¨aljas fritt. TMR-funktionen har f¨oljande funktionss¨att: En f¨or¨andring av insignalen (xT M R) fr˚an 0 till 1 f˚ar utsignalen (xT M R[∆t]) att ¨overg˚a fr˚an 0 till 1 en tid ∆t senare. D¨aremot
¨
overg˚ar utsignalen till 0 utan tidsf¨ordr¨ojning d˚a xT M R = 0. En dylik timer kallas f¨or Timer On Delay (TON), finns ¨aven andra typer av timers, t.ex. Timer Off Delay (TOFF), som f¨ordr¨ojer f¨or¨andringen fr˚an 1 till 0 men inte andra v¨agen. Funktionen f¨or en TON illustreras i f¨oljande figur.
∆t ∆t
Enligt funktionsplanen i Fig. 3.8 har processen fem st. steg, f¨or vilka fordras motsvarande tillst˚ andsvari-abler: x1− x5. Dessutom definieras en variabel xT M R och motsvarande utsignal xT M R[t] fr˚an en TMR-funktion.
Logiken kan nu konstrueras p˚a basen av Fig. 3.8. F¨or varje tillst˚andsvariabel definieras Set- och Reset-funktioner enligt samtidigt. Och man kan inte lita p˚a vid programmering att vi kommer att vara vid det gamla tillst˚andet
44 KAPITEL 3. SEKVENSSTYRNINGSPROBLEM d˚a vi ber¨aknar reset-funktionerna. T.ex. i ett ladder-diagram s˚a utf¨ors set och reset genast, men det kan man heller inte lita p˚a i alla till¨ampningar. xT M R[10min] ¨ar utsignalen fr˚an en TMR-funktion, vars insignal ¨ar xT M R= x4. Utsignalernas v¨arden blir:
VA = x2 y1 = x4
VB = x3 y2 = x4
VR = x5
Grafcet
GRAFCET (Graphe de Commande Etape-Transision) ¨ar en grafisk procedur f¨or beskrivning av sekventiel-la processer. Proceduren, som ursprungligen utvecksekventiel-lats i Frankrike, har standardiserats i flera l¨ander. Me-toden har stora likheter med FUP, se Figur 3.11, som visar s˚av¨al en GRAFCET som en FUP-beskrivning av ett automatiskt blandningssystem.
Programmeringsspr˚aket SFC (se kapitel 4) som h¨or till IEC standarden, ¨ar baserat p˚a Grafcet. S˚a p˚a au-tomationssystem som har detta programmeringsspr˚ak s˚a l¨onas det f¨orst˚as att direkt specificera processen med hj¨alp av SFC, som kan direkt kompileras. Det finns ocks˚a kompilatorer f¨or Grafcet.
(a) (b)
Figur 3.11: (a) GRAFCET och (b) FUP beskrivningar av ett automatiskt blandningssystem
Kapitel 4
Programmerbar logik
Programmerbar logik (PLC: Programmable Logic Controller; fi. ohjelmoitava logiikka) ¨ar en sorts mikro-datorliknande instrument som ¨ar speciellt avsedda f¨or logik- och sekvensstyrningsproblem. De introduce-rades inom den amerikanska bilindustrin p˚a 1970-talet, f¨or att effektivera omst¨allningen av produktions-linjerna vid produktbyten. I dag anv¨ands programmerbar logik rutinm¨assigt i all industri.
En PLC kan schematisk se ut enligt f¨oljande: Insignalerna och utsignalerna ¨ar sp¨anningar som kan t¨ankas
Elaggregat
- Program- merings-enhet
? Processor
Minne
-Gr¨anssnitt Input-modul Output-modul
-
-Input
Output
Figur 4.1: Schematiskt diagram av PLC
represenera boolska variabler (h¨og sp¨anning = 1, l˚ag sp¨anning = 0). En PLC kan programmeras med logis-ka funktioner, s˚a att utsignalerna ¨ar booleska funktioner av insignalerna och eventuellt tillst˚andsvariabler.
Programmering av dagens PLC:n sker idag uteslutande med PC:n.
Det existerar en stor m¨angd olika PLC:n p˚a marknaden, nedan en lista p˚a n˚agra viktiga leverant¨orer (i alfabetisk ordning):
- ABB (PROCONTIC) - Allen-Bradley
- Mitsubishi - Omron - Philips
- Schneider (Telemecanique) - Siemens (SIMATIC) - Texas Instruments - Toshiba
45
46 KAPITEL 4. PROGRAMMERBAR LOGIK
Figur 4.2: Illustration av modul¨ar uppbyggnad, bilden fr˚an Allen-Bradleys websidor
- m.fl.
Dagens PLC:n har en modul¨ar uppbyggnad, se Fig. 4.2 och 4.3. Man kan s˚aledes k¨opa de klossar man beh¨over, t.ex
- Digitala inputs (typiskt i paket av 4-32 st.) - Analoga inputs (typiskt i paket av 4-16 st.) - Digitala outputs
- Analoga outputs - PID-regulatorer
- Redundans f¨or kritiska till¨ampningar
D.v.s. man kan och brukar ¨aven utf¨ora konventionell ”analog” reglering med dagens PLC:n.
4.1 Funktionss¨ attet hos en PLC
En PLC opererar enligt sekvensen