1 ( 2 1 )
F6: Inverterarens omslagskarakteristik
•
Målsättning:
-
Ge en bakgrund till vad som påverkar CMOS grindens fördröjning
•
Innehåll:
-
Definition av omslagstider
-
Bestämning av hög till låg omslagstid
-Bestämning av låg till hög omslagstid
-Definition av maximal omslagsfrekvens
-RC-modell för omslagstid
-
Bestämning av grindfördröjning
-RC-modell för grindfördröjning
D i g i t a l K r e t s k o n s t r u k t i o n I
Inverterarens omslagskarakteristik
•
Transienta omslagstider används för att beräkna datahastigheten i en krets
•
Omslagstiden bestäms av två egenskaper hos kretsen:
-
storleken av transistorströmmarna
-transistorns parasitkapacitanser
•
Båda bestäms av transistorstorleken (W/L), layout och ledningsdragning
•
För analytisk beräkning införs modellen:
3 ( 2 1 )
Definition av omslagstid
•
Omslagtiden bestäms av hur lång tid det tar att ladda upp och ur C
outD i g i t a l K r e t s k o n s t r u k t i o n I
Hög till låg omslagstid
V
1= 0.9·V
DDV
2= 0.1·V
DDUrladdning av kapacitansen C
outInitialvillkoret Vout(t=0) = VDD
(minustecknet kommer från att strömmen lämnar den positiva noden)
IDn Cout dVout---dt
⋅ –
=
5 ( 2 1 )
nMOS arbetsområden under omslaget
Under omslaget (från 0.9·V
DDtill 0.1·V
DD) så går nMOS transistorn från mättnad till linjärt område
-
mättnad i intervallet 0.9·V
DDtill V
DD- V
Tn -linjärt område i intervallet V
DD-V
Tntill 0.1·V
DD•
Transistorströmmar:
IDn = βn(VDD–VTn)2 (mättnad)
IDn βn
--- 2 V2( ( DD–VTn)Vout–Vout2 ) (linjärt)
=
D i g i t a l K r e t s k o n s t r u k t i o n I
Bestäm omslagstiden hög till låg
•
Dela upp hela omslagstiden i två intervall enligt transistorns arbetsområden
-
I intervallet 0.9·V
DDtill V
DD- V
Tn-
Tiden t
HL1är tiden det tar att ladda ur C
outfrån 0.9·V
DDtill V
DD- V
Tn-
Genomför integreringen
Cout dVout ---dt βn
--- V2( DD–VTn)2
⋅ + = 0
2 C⋅ out βn(VDD–VTn)2
--- dVout VDD–VTn
0,9VDD
∫
tHL1 2 C⋅ out(VTn–0,1VDD) βn(VDD–VTn)2 ---
=
7 ( 2 1 )
Bestäm omslagstiden hög till låg
-
Tiden t
HL2är tiden det tar att ladda ur C
outfrån V
DD- V
Tntill 0.1·V
DD-
Genomför integreringen
tHL2 Coutβn(VDD–VTn)
--- dVout Vout2 2 V( DD–VTn) --- V– out --- 0,1VDD
VDD–VTn
∫
=
tHL2 Cout 1 β(VDD–VTn)
--- 19 20VTn VDD ---
–
⋅ln
=
D i g i t a l K r e t s k o n s t r u k t i o n I
Bestäm omslagstiden hög till låg
•
Den totala omslagstiden t
HL(fall-time) t
HL= t
HL1+ t
HL2låt
där s
när en spänningsberoende skalfaktor R
när drain-till-source resistans
C
outär den kapacitiva lasten på utgången och τ
n= R
n·C
outtHL Cout 1 β(VDD–VTn)
--- 2 (VTn–0,1VDD) VDD–VTn
--- 19 20VTn VDD ---
–
ln
⋅ +
⋅ ⋅
=
R
ns
ntHL = sn⋅τn
9 ( 2 1 )
Bestämning av låg till hög omslagstid
V
0= 0.1·V
DDV
1= 0.9·V
DDUppladdningen av kapacitansen C
outbeskrivs som
Initialvillkor V
out(t=0) = 0
IDp Cout dVout ---dt
⋅
=
D i g i t a l K r e t s k o n s t r u k t i o n I
Bestämning av låg till hög omslagstid
Under omslaget (från 0.1·VDD till 0.9·VDD) så går pMOS transistorn från mättnad till linjärt område
-
mättnad 0.1·V
DDtill |V
Tp|
-linfärt |V
Tp| till 0.9·V
DDHärledning av stigtiden t
LH(rise-time) görs på samma sätt som för falltiden
låt
där s
pär en spänningsberoende skalfaktor R
pär drain-till-source resistans
C
outär den kapacitiva lasten på utgången och
τp= R
p·C
outtLH Cout 1 βp(VDD– VTp)
--- 2 VTp –0,1 V⋅ DD VDD– VTp
--- 19 20 VTp VDD ---
–
ln
⋅ +
⋅ ⋅
=
R
ps
ptLH = sp⋅τp
1 1 ( 2 1 )
Definition av maximal omslagsfrekven
•
Definition:
För frekvenser f<f
maxhinner signalen nå sina höga och låga signalnivåer.
fmax 1 tHL+tLH ---
=
D i g i t a l K r e t s k o n s t r u k t i o n I
RC-modell för stig- och falltider
•
Ett enkelt RC-nät kan ge en första uppskattning av omslagstiderna
Laddning och urladdning av utgångskapacitansen C
out.
1 3 ( 2 1 )
RC-modell för stig- och falltider
Uppladdning av C
out(t
LH) där initialvillkoret är V
out(t=0) = 0V
τp
= R
p·C
outär tidskonstanten där R
pär 1/(β
p(V
DD- |V
Tp|)
Urladdning av C
out(t
HL) där initialvillkoret är Vout(t=0) = V
DDτn
= R
n·C
outär tidskonstanten där R
när 1/(β
n(V
DD- V
Tn)
Vout( )t = VDD(1 e– t⁄τp)
Vout( )t = VDD⋅et⁄τn
D i g i t a l K r e t s k o n s t r u k t i o n I
RC-modell för stig- och falltider
•
Generellt:
Med en exponentiell fördröjning gäller att det tar tiden t
xatt spänningen faller från V
DDtill en spänning V
xdär
•
För t
HLt
HL= t
0.1- t
0.9=
tx τ VDD Vx ---
⋅ln
=
τn VDD
0,1VDD
---
τn VDD
0,9VDD
---
⋅ln –
⋅ln = τn⋅ln( )9
1 5 ( 2 1 )
Summering av stig- och falltider
•
RC-modell
-Förenklad S
n= S
p= 2.2
-
Noggrann
-
Generellt
t
HL= S
n·
τnt
LH= S
p·τ
psn 2 (VTn–0,1VDD) VDD–VTn
--- 19 20VTn VDD ---
–
ln
⋅ +
=
sp 2 VTp –0,1 V⋅ DD
VDD– VTp
--- 19 20 VTp VDD ---
–
ln
⋅ +
=
D i g i t a l K r e t s k o n s t r u k t i o n I
Grindfördröjning
Fördröjning av en logisk signal genom en grind kallas för grindfördröjning.
Definition: Grindfördröjningarna t
pLHoch t
pHLär de tider som det tar mellan insignalen är 1/2·V
DDoch utsignalen nått 1/2·V
DDenligt figuren nedan.
Medelgrindfördröjningen tp tpHL+tpLH ---2
=
1 7 ( 2 1 )
Grindfördröjning
•
Omslag från hög till låg
-
utgången faller från V
DDtill 1/2·V
DD -Det generella uttrycket är
där
där
tpHL Cout dVout IDn sat( )
--- Cout dVout
IDn non·sat( ) --- VDD⁄2
VDD–VTn
∫
+ VDD–VTn
VDD
∫
=
tpHL = sn'⋅τn
sn' 2VTn VDD–VTn
--- 4⋅(VDD–VTn) VDD
--- 1–
ln +
=
tpLH = sp'⋅τp
sp' 2 VTp VDD–VTp
--- 4⋅(VDD– VTp) VDD
--- 1–
ln +
=
D i g i t a l K r e t s k o n s t r u k t i o n I
RC-modell för grindfördröjning
•
Förenklat uttryck t
pHL= t
0.5= τ
n·ln(V
DD/0.5·V
DD)
= τ
n·ln(2)
på samma sätt fås t
pLH=
τp·ln(2)
1 9 ( 2 1 )
Summering
Parametern s Analytisk Förenklad
Stigtid 2.2
Falltid 2.2
Fördröjning (tpLH) 0.69
Fördröjning (tpHL) 0.69
2 VTp –0,1 V⋅ DD
VDD– VTp
--- 19 20 VTp VDD ---
–
ln
⋅ +
2 (VTn–0,1VDD) VDD–VTn
--- 19 20VTn VDD ---
–
ln
⋅ +
2 VTp VDD–VTp
--- 4⋅(VDD– VTp) VDD
--- 1–
ln +
2VTn
VDD–VTn
--- 4⋅(VDD–VTn) VDD
--- 1–
ln +
D i g i t a l K r e t s k o n s t r u k t i o n I
Summering
Ekvivalent kanalresistans
Utgångskapacitans C
outtider (omslagstider eller grindfördröjningar)
där
R 1
β(VDD–VTn) ---
=
t = τ⋅s
τ = R C⋅ out
2 1 ( 2 1 )
Grindfördröjning som funktion av V DD
t
pincrease fast below 2V
TT DD
DD n
pHL L
; V V
V k
t ≈ C >>
1 3 4 5 6
t p
V
DD2