• No results found

Övningsuppgifter Grunder i språket VHDL (Moment 2)

N/A
N/A
Info
Download
Protected

Academic year: 2021

Share "Övningsuppgifter Grunder i språket VHDL (Moment 2)"

Copied!
1
0
0

Loading.... (view fulltext now)

Download now ( 1 Page )

Full text

(1)

Övningsuppgifter Grunder i språket VHDL (Moment 2) ETAA32

Ö2.1 Skriv VHDL-kod, entity och arkitektur till nedanstående beskrivning

Entity-namn: C2_1

Arkitekturnamn: A2_1

Insignaler: x (integer)

Utsignaler: z (integer)

Funktion: Varje gång signalen x ändrar värde ska värdet x+10 tilldelas z.

Ö2.2 Skriv VHDL-kod, entity och arkitektur till nedanstående beskrivning

Entity-namn: C2_2

Arkitekturnamn: A2_2

Insignaler: x, y (std_logic)

Utsignaler: z (std_logic)

Funktion: Varje gång signalen x eller y ändrar värde ska värdet av (x AND y) tilldelas z.

Ö2.3 Skriv VHDL-kod, entity och arkitektur till nedanstående beskrivning

Entity-namn: C2_3

Arkitekturnamn: A2_3 Insignaler: x0, x1 (std_logic) Utsignaler: z (std_logic)

x0 x1 z --- 0 0 1 0 1 0 1 0 1 1 1 1

Ej angivna tillstånd ska vara 0

Beteende: z ska ha funktionsvärde enligt sanningstabellen

Ö2.4 Skriv VHDL-kod, entity och arkitektur till nedanstående beskrivning

Entity-namn: C2_4

Arkitekturnamn: A2_4 Insignaler: x0, x1, x2 (std_logic) Utsignaler: z (std_logic)

Beteende: z ska ha funktionsvärde enligt en 3-ingångars XOR-funktion

Ö2.5 Vad betyder VHDL ?

Ö2.6 När standardiserades VHDL ?

Ö2.7 Vad står förkortningen RTL för och vad innebär RTL-kod ?

References

Download now ( PDF - 1 Page - 48.97 KB )

Related documents

Är x2 en lösning till ekvationen x2 x2(3x

Hubert tjänar 400 kr mindre än Gunnar och Ivar tjänar 3000 kr mer än Hubert per månad.. I sin plånbok har Anette bara tjugolappar

|x − 1| 2− 3|x − 1| + 2 < 0 (Svar: {x ∈ R: − 1 < x < 0} ∪ {x ∈ R: − 2 < x < 3}) 2823. Visa att om x > y > 1 så är x y − 1 > x − y > ln(x/y).

2845.. Ett av nedanstående alternativ är det rätta värdet. a) Ange en följd av 10 konsekutiva positiva heltal som inte inne- håller något primtal... b) Visa att för varje

Grunder i VHDL

Det går att läsa utsignalens värde i komponenten Används på båda sidorna i tilldelning:. buffer_port &lt;= a

Parallellitet i VHDL

Bengt Oelmann -- copyright 2002 11 Genom att använda variabler blir koden sekventiell där ordningen på. satserna

Lösningar till övningsuppgifter Grunder i språket VHDL (Moment 2)

[r]

i  ∂∂ t = − 2  m 2 ∂ ∂ 2 x 2 + U

In the present experiment we have chosen a Mach-Zehnder interferometer in which a large spatial separation of the two interfering beams can be easily realized, permitting

2 2 N 4 Q Z R C x x + = 3 = 1!!!!!!!!!!!! 0!!!!!!!!!! x x =? =? !! !! !! !! {} {} {} {} $ ' N Z R C = = = = … alla!rationella!och!irrationella!tal 0,1,2,3, a + , − ib 3, :! − a … 2, , b − 1,0,1,2,3, ∈ R … ab x x =2!!!!!!!!!!!! =–1!!!!!!!!!!!! x x =? =? !!

[r]

y =∣− x ∣− 4 y =∣∣ x ∣− 2 ∣ y =∣ x − 2 ∣ y =∣− 2x ∣ y =∣ 2 − x ∣ y =∣ 2 + x ∣

[r]